Oromis16
BIOS-Overclocker(in)
Im folgendem Tomshardware-Artikel wird unter Berufung auf eine eigene Quelle von einer neuen Verbindungstechnik der Firma AMD für einzelne Chipbausteine gesprochen, die den Namen Coherent Fabric* tragen soll: Quelle
Im Artikel wird von einer Datenübertragung von 100 GByte/s gesprochen, dies würde in etwa der 6-Fachen (Ein-Richtungs)Übertragungsrate von PciE 3.0 x16 entsprechen: Quelle
Die Technik soll die Bauteile des Prozessors miteinander verbinden. In welchem Maße dies geschieht bleibt allerdings offen. Es ist also unklar, ob die Verbindung zwischen einzelnen Chipbausteinen auf einem Interposer oder innerhalb eines großen Chips stattfindet.
Da im Artikel von einer zusätzlichen Entwicklung** die Rede ist, die diese Datenleitungen auch auf HBM zugreifen lassen, erscheint die Interposer Variante als wahrscheinlicher. Schließlich käme HBM ohnehin auf einen Interposer, wie bereits bei den Grafikkarten der Fury-Serie gesehen werden kann.
Die Entwicklungen sollen in einem Zeppelin genannten Prozessor (APU) erstmals Verwendung finden, der eine bisher unbekannte Anzahl Zen-Kerne und eine Greenland GPU miteinander verbindet. Das Speicherinterface soll auf DDR4-3200 ausgelegt sein, und auch Datenraten von 100 GByte/s erreichen. Dies würde bedeuten, dass der Prozessor Quad-Channel unterstüzt, da ein einzelnes DDR4-3200 Modul nur 25,6 GByte/s bereitstellen kann: Quelle
*Zu Deutsch: "Einheitliche Struktur"
** Global Memory Interconnect (GMI)
Nachtrag:
Wie @bschicht86 herausfand legt Fudzilla zu einem inhaltlich identischen Artikel noch ein Funktionsiagramm bei: Quelle
Dementsprechend wird sich Tomshardware bei den Informationen wohl auch auf Fudzilla verlassen, die Quellenangabe scheint also fehlerhaft zu sein.
Nachtrag2:
Heise vermutet, dass die aktuellen Opterons von AMD auf Vishera Basis (Codename Abu Dhabi bzw Warsaw) Ende dieses Jahres auslaufen. Da sie im Gegensatz dazu aber auch sagen, dass Zenbasierte Modelle erst gegen Ende 2016 erscheinen, scheint eine der beiden Informationen fehlerhaft zu sein. Unabhängig davon will Heise aus der Folie von Fudzilla lesen, dass 16GB HBM verwendet werden. Außerdem vermuten sie, dass 16-32 Zen Kerne zum Einsatz kommen.
Wie auf der Folie klar ersichtlich ist, soll die IGP über vier Terfalops Leistung erreichen. Dies entspricht etwa einer ordentlich übertakten 380 (~1120Mhz)
Im Artikel wird von einer Datenübertragung von 100 GByte/s gesprochen, dies würde in etwa der 6-Fachen (Ein-Richtungs)Übertragungsrate von PciE 3.0 x16 entsprechen: Quelle
Die Technik soll die Bauteile des Prozessors miteinander verbinden. In welchem Maße dies geschieht bleibt allerdings offen. Es ist also unklar, ob die Verbindung zwischen einzelnen Chipbausteinen auf einem Interposer oder innerhalb eines großen Chips stattfindet.
Da im Artikel von einer zusätzlichen Entwicklung** die Rede ist, die diese Datenleitungen auch auf HBM zugreifen lassen, erscheint die Interposer Variante als wahrscheinlicher. Schließlich käme HBM ohnehin auf einen Interposer, wie bereits bei den Grafikkarten der Fury-Serie gesehen werden kann.
Die Entwicklungen sollen in einem Zeppelin genannten Prozessor (APU) erstmals Verwendung finden, der eine bisher unbekannte Anzahl Zen-Kerne und eine Greenland GPU miteinander verbindet. Das Speicherinterface soll auf DDR4-3200 ausgelegt sein, und auch Datenraten von 100 GByte/s erreichen. Dies würde bedeuten, dass der Prozessor Quad-Channel unterstüzt, da ein einzelnes DDR4-3200 Modul nur 25,6 GByte/s bereitstellen kann: Quelle
*Zu Deutsch: "Einheitliche Struktur"
** Global Memory Interconnect (GMI)
Nachtrag:
Wie @bschicht86 herausfand legt Fudzilla zu einem inhaltlich identischen Artikel noch ein Funktionsiagramm bei: Quelle
Dementsprechend wird sich Tomshardware bei den Informationen wohl auch auf Fudzilla verlassen, die Quellenangabe scheint also fehlerhaft zu sein.
Nachtrag2:
Heise vermutet, dass die aktuellen Opterons von AMD auf Vishera Basis (Codename Abu Dhabi bzw Warsaw) Ende dieses Jahres auslaufen. Da sie im Gegensatz dazu aber auch sagen, dass Zenbasierte Modelle erst gegen Ende 2016 erscheinen, scheint eine der beiden Informationen fehlerhaft zu sein. Unabhängig davon will Heise aus der Folie von Fudzilla lesen, dass 16GB HBM verwendet werden. Außerdem vermuten sie, dass 16-32 Zen Kerne zum Einsatz kommen.
Wie auf der Folie klar ersichtlich ist, soll die IGP über vier Terfalops Leistung erreichen. Dies entspricht etwa einer ordentlich übertakten 380 (~1120Mhz)
Zuletzt bearbeitet: