WS: Nö
SV: Offiziell am 14.12.. Viel mehr Cache (ein Beispiel mit einer Verdreifachung), aber noch keine funktionalen Details oder komplette Specs. Bilder zeigen ein symmetrisches Zwei-Chip-Package und wenn man die erkennbaren Slice-Strukturen auswertet, sieht es nach 33 Kernen je Tile aus. Für die gesamte CPU also sechs Kerne mehr als beim Sapphire-Rapids-XCC-Vollausbau. Da Intel noch etwas Platz auf dem Substrat gehabt hätte, vermut ich, dass die beiden EMR-Tiles, die ähnlich groß wie der SPR-MCC sein dürften, Intel billiger kommen, als die bisherigen zweimal zwei SPR-XCC-Tiles. Aber ob sie auch schneller sind, weiß man frühestens, wenn die Specs feststehen.