markus1612
Kokü-Junkie (m/w)
Na klar, Schaffe weiß mal wieder alles besser.
AMD CPUs: Speicher-Flaschenhals von MCM-CPUs soll durch ausgelagerte Northbridge umgangen werden
- Ersteller PCGH-Redaktion
- Erstellt am
Na klar, Schaffe weiß mal wieder alles besser.
F
ForeShadow
Guest
Ich gehe davon aus, dass die Ingenieure von AMD diesmal wissen, was sie tun. Das die Vorteile, die möglichen Nachteile aufwiegen.
Besteht nicht die Möglichkeit, dass am 06.11 erste Informationen released werden? Oder wird man zu der Architektur eigentlich eher was 2 Monate vor Release lesen? Ich habe leider vergessen, wann bei Ryzen 1 die ersten Infos durchgesickert sind und wann die Architektur das erste Mal etwas genauer erläutert wurde...
A
Arkintosz
Guest
AMD muss gar nicht die gleichen Dies für Threadripper und EPYC bei Zen2 für AM4 verwenden. Sie haben gar keine Konkurrenz. Die Leute werden ihnen die CPUs so aus den Händen reißen, dass sie es sich problemlos leisten können, bei den AM4-CPUs anders vorzugehen.
Jetzt gibt es ja auch schon mindestens 2 Dies, einen mit 2 CCX mit je 4 Kernen und einen mit einem CCX mit 4 Kernen und IGP. Das Infinity Fabric macht selbst schon den Entwurf von neuen Dies deutlich einfacher.
Ich halte es sogar für ausgeschlossen, dass AMD für den Mainstream-Sektor einen teuren Interposer verwenden wird. Das wird lediglich bei Threadripper und EPYC-CPUs passieren und hat wirtschaftliche Gründe. Vor allem sollte es gar kein Problem darstellen, in 7nm genug Kerne, bzw. mit IGP, in einen Die zu bekommen.
Jetzt gibt es ja auch schon mindestens 2 Dies, einen mit 2 CCX mit je 4 Kernen und einen mit einem CCX mit 4 Kernen und IGP. Das Infinity Fabric macht selbst schon den Entwurf von neuen Dies deutlich einfacher.
Ich halte es sogar für ausgeschlossen, dass AMD für den Mainstream-Sektor einen teuren Interposer verwenden wird. Das wird lediglich bei Threadripper und EPYC-CPUs passieren und hat wirtschaftliche Gründe. Vor allem sollte es gar kein Problem darstellen, in 7nm genug Kerne, bzw. mit IGP, in einen Die zu bekommen.
KnSN
Gesperrt
So ein Blech! Derjenige Typ versteht echt gar nichts!
DaStash
PCGH-Community-Veteran(in)
Das bedeutet also das sich bei zwei DIEs der Signalweg/ Latenz verkürzt und bei den anderen etwas verlängert, da länger als Speichercontroler im DIE? Scheint dann wohl, wenn sie das so machen, die effektivere Lösung gesamt zu sein.
@Spieleleistung
In wiefern wird das gegenüber der aktuellen Anbindung mit dem integr. Controler, langsamer sein?
MfG
@Spieleleistung
In wiefern wird das gegenüber der aktuellen Anbindung mit dem integr. Controler, langsamer sein?
MfG
Es ist nur eine Vermutung, aber könnte es daran liegen, dass er eigentlich eine andere Muttersprache hat?
Gruß
Alef
Voodoo2
BIOS-Overclocker(in)
KnSN
Gesperrt
Es ist nur eine Vermutung, aber könnte es daran liegen, dass er eigentlich eine andere Muttersprache hat?
Du schließt von den Diakritika und Morphemen auf die Etymologie seiner Sprache?
Ja, vielleicht kommt er ja aus Bayern oder Sachsen?!
Diese zwei Bundesländer führen die Pisa-Studie in Sprachdidaktik und Naturwissenschaften seit eh und je unangefochten an der Spitze an. Das Dummdeutsch ist allenfalls ganz im Westen (Nordrhein-Westfalen, Niedersachsen) verbreitet: Jedes Mal mit auf den letzten Plätzen der Pisa-Studie.
Gesamtbewertung der Bundeslaender beim Bildungsmonitor 2018 | Statistik
Die hiesig vertretenen User stammen in der überwältigenden Mehrheit aus den Bundesländern mit einer solchen peinlichen Bildung, deshalb führen die Fehler in Grammatik und Orthographie die Foren an.
Zuletzt bearbeitet:
DaStash
PCGH-Community-Veteran(in)
Es geht einfach nur darum Rollora ein plausibles Szenario aufzuzeigen, warum er schreibt wie er schreibt. Das ist eher eine Annahme als eine Schlussfolgerung.^^
Es geht ja nicht um das "Dumm-Deutsch" sondern schlicht um die Sprachverständlichkeit.
MfG
G
gaussmath
Guest
Wenn AMD endlich mal die durchaus nervige strikte Sparpolitik ein wenig aufweicht, dann würden sie zwei unterschiedliche Masken verwenden. Einmal ein Die ohne IMC und einmal mit. Dann würde es im Mainstream nicht zu den Problemen mit der Latenzsteigerung kommen. Die Servervariante profitiert ganz klar von dem Ansatz. Alle Dies sind "gerecht" am Speicher angebunden.
Das ist aber alles hier leider kein Wunschkonzert. Wir werden sehen. Kann natürlich auch sein, dass man dem neuen IF ordentlich die Sporen geben kann, um das Manko zu kompensieren. Schice auf die TDP, wenn das Ding rennt like Hell...
Edit: Es gibt ja auch Handicaps bzgl. der Rechtschreibung. Wenn Prozessorarchitektur darunter leiden sollte, wird er gerade hart diskriminiert. Denkt mal drüber nach.
Das ist aber alles hier leider kein Wunschkonzert. Wir werden sehen. Kann natürlich auch sein, dass man dem neuen IF ordentlich die Sporen geben kann, um das Manko zu kompensieren. Schice auf die TDP, wenn das Ding rennt like Hell...
Edit: Es gibt ja auch Handicaps bzgl. der Rechtschreibung. Wenn Prozessorarchitektur darunter leiden sollte, wird er gerade hart diskriminiert. Denkt mal drüber nach.
Zuletzt bearbeitet von einem Moderator:
G
gaussmath
Guest
Das ist Unfug. Je nach Workload ist so ein Chip mit gesondertem Speichercontroller und 64 Kernen ein Biest. Tellerrand und so...
KnSN
Gesperrt
Es geht ja nicht um das "Dumm-Deutsch" sondern schlicht um die Sprachverständlichkeit.
Damit schließt Du trotzdem von seinem Dialekt und Akzent auf seine Eloquenz. Sehe ich das richtig?
Ich weiß durchaus, aus etlichen Chat-Sitzungen und Reportagen aus dem Fernsehen, wie ihr NRW'ler denkt, dass ihr nicht einheimischen Deutschen (Preußen) den Dialekt und Akzent der einheimischen Völker, den sächsischen, keltischen und fränkischen Stämmen, sehr negativ aufgeschlossen seid.
Jetzt weißt Du, was Mikrochips sind - Steine. ^^
Zuletzt bearbeitet:
DaStash
PCGH-Community-Veteran(in)
Ist es denn gesichert das die Latenz steigt im Mittel? Schließlich musste vorher zwei von 4 DIEs den weg über die anderen DIEs gehen, was dann ja mit der neuen Methode deutlich schneller sein sollte oder?Wenn AMD endlich mal die durchaus nervige strikte Sparpolitik ein wenig aufweicht, dann würden sie zwei unterschiedliche Masken verwenden. Einmal ein Die ohne IMC und einmal mit. Dann würde es im Mainstream nicht zu den Problemen mit der Latenzsteigerung kommen. Die Servervariante profitiert ganz klar von dem Ansatz. Alle Dies sind "gerecht" am Speicher angebunden.
Das ist aber alles hier leider kein Wunschkonzert. Wir werden sehen. Kann natürlich auch sein, dass mit dem neuen IF ordentlich die Sporen geben kann, um das Manko zu kompensieren. Schice auf die TDP, wenn das Ding rennt like Hell...
Edit: Es gibt ja auch Handicaps bzgl. der Rechtschreibung. Wenn Prozessorarchitektur darunter leiden sollte, wird er gerade hart diskriminiert. Denkt mal drüber nach.
MfG
Ingo_Knito
Komplett-PC-Aufrüster(in)
Jetzt noch den RAM als HBM mit auf den Interposer und fertig ist der Threadripper-SoC... ach nee... da fehlt noch die GPU...
Tja, wie man die drölfzig Cores am effektivsten untereinander und mit dem Drumherum verbindet, ist halt die große Baustelle für Intel und AMD. Da wird es wohl noch einige Experimente geben.
Tja, wie man die drölfzig Cores am effektivsten untereinander und mit dem Drumherum verbindet, ist halt die große Baustelle für Intel und AMD. Da wird es wohl noch einige Experimente geben.
DaStash
PCGH-Community-Veteran(in)
amdahl
Volt-Modder(in)
Eben nicht. Von den 4 dies hatte jeder eine direkte Verbindung per IF zu jedem anderen.
