@Cosmic Blue
Ich habe jetzt nicht alles durchgelesen , vlt wurde die Frage, warum bei GDDR5 x4 gerechnet schon beantwortet.
GDDR5 läuft mit 2 unterschiedlichen real anliegenden Taktfrequenzen.
Zum einen wäre da die Taktfrequenz, die an Command- und Adressleitungen anliegt. Diese wäre im Falle der HD4890 975 MHz.
Zum anderen gibt es die Taktfrequenz der Datenleitungen, also die I/O-Taktfrequenz. Diese wäre in diesem Falle 1950 MHz. Wohlgemerkt real. Effektiv wird daraus 3900, da der "Bus" im DDR-Verfahren arbeitet. (Also 2 Datenpakete pro Takt)
Etwas wie die erwähnte interne Taktfrequenz gibt es eigentlich nicht. Beide obigen Taktfrequenzen liegen auch "extern" an, ab Speichercontroller.
(Mit interner Taktfrequenz könnte nur die Frequenz der Speicherkernzugriffe gemeint sein, und das verhält sich so wie bei DDR3. Auch GDDR5 arbeitet mit 8x-Prefetch, insofern ist die "Taktung der Speicherkernzugriffe" also der "interne Takt" 1/4 des I/O-Taktes, also 487,5 MHz. Allerdings ist dies keine Taktung im eig. Sinne, mit dieser Zahl ist nur die max. mögliche Anzahl an Speicherkernzugriffen pro Sekunde gemeint. Gäbe es keine Wartezyklen, würde diese Zahl auch erreicht werden.)
Summa summarum:
Adress- und Commandtakt: 975Mhz
I/O(Daten)-Takt: 1950MHz
Eff. Takt: 3900
(Interner Takt der Speicherkernzugriffe: 487,5 MHz)
Im Gegensatz dazu arbeitet GDDR3 sowohl auf den Adress- und Commandleitungen, als auch auf den I/O-(Daten)-leitungen mit dem gleichen Takt, also bsp 975MHz. (Durch DDR-Verfahren werden es dann 1950 eff.)
Gruß
Kakerlake
PS:
Qimonda Data Sheet zu GDDR5 findet ihr
hier .