Alder Lake: Details und Bilder zu den ersten Core-12000-CPUs ohne freien Multiplikator

[PCGH-Redaktion]

Jetzt ist Ihre Meinung gefragt zu Alder Lake: Details und Bilder zu den ersten Core-12000-CPUs ohne freien Multiplikator

Im Netz sind Bilder und Spezifikationen zu Intels Core-12000-Prozessoren ohne K- oder KF-Suffix aufgetaucht. Die veröffentlichten Fotos zeigen bislang nur Core i9- und i5-CPUs, es dürften aber auch drei i7- beziehungsweise i3-Modelle geplant sein.

Bitte beachten Sie: Der Kommentarbereich wird gemäß der Forenregeln moderiert. Allgemeine Fragen und Kritik zu Online-Artikeln von PC Games Hardware sind im Feedback-Unterforum zu veröffentlichen und nicht im Kommentarthread zu einer News. Dort werden sie ohne Nachfragen entfernt.

Zurück zum Artikel: Alder Lake: Details und Bilder zu den ersten Core-12000-CPUs ohne freien Multiplikator

 

[troppa]

Das einzige Ungewöhliche für mich ist, dass der 12600 non K neben den 4 E-Cores und dem dazugehörigen 2MB L2 Cache auch 2 MB L3 Cache verlieren zu scheint. Somit wäre dann wohl 3 MB L3 direkt von einem 4 E-Core Cluster bzw. einem P-Core abhängig. Das hieße aber auch es gäbe - außerhalb von der offensichtlichen Produktsegmentierung und der Yield eigentlich keinen technischen Grund für die 20 MB beim 12600K (könnten dann ja auch 21 MB sein) und 25 MB beim 12700K (müssten da dann 27MB sein..).
Muss mich wohl doch noch mal die Gracemont Architektur ausführlicher beschäftigen, aber so spräche für mich nichts dagegen...

Zum ersten Mal wären 12600 und 12600K deutlich unterschiedlich und in ihrer Leistung nicht wirklich zu vergleichen. Anstatt den wie bisher üblichen niedrigerem Basistakt und Boosttakt ist nun die Architektur sehr verschieden.
Somit wäre unterm Strich der 12600 ehr dem 12500 und 12400 näher als dem 12600K..

Btw. Intel ARK ist in der Rocket Lake i5 Abteilung ja immer noch kaputt. Da hießt der 11600K; 11500K, der 11600KF; 11500KF und der 11600T; genau 11600K... Komm ich nicht klar drauf...

 

[PCGH_Torsten]

Der L3 ist in je eine 3-MiB-Slice je P-Core und je E-Cluster organisiert. Von daher ist es vollkommen normal, dass die nach derzeitigem Informationsstand auch physisch nur aus 6 P-Cores bestehenden kleineren i5 maximal 18 MiB haben können. Dass die bestehenden K-Modelle darüber hinaus zwecks glatter Zahlen auch die aktiven Slices nicht voll ausnutzen, stimmt.

[PLUS] Alder Lake analysiert: Thread Director, DDR5, PCI-Express 5 und mehr

PCGH Plus: Intel plant Großes und hat bereits jetzt die kommenden Architekturen vorgestellt. PCGH analysiert Alder Lake.

www.pcgameshardware.de