Naja wenn sie wieder nur einen 8-Kerner bringen, zieht das denn dann noch? Also ok X3D, bissel mehr Takt,a ber sonst?
Können die nicht doch mal die Kern erhöhen von 8 auf 10 oder 12? Das muss doch machbar sein?!
Der Schritt von 8 auf 10 oder 12 wäre von der Leistung her ein guter Mittelweg, aber der Aufwand steigt da schnell exponentiell: Die Kohärenz zwischen immer mehr Cache-Abschnitten zu garantieren sorgt für Overhead, die immer längeren Zugriffe sorgen für Latenzen, die Zwischenstufen müssen immer mehr Traffic durchreichen,...
Ich sehe eigentlich auch keinen Grund für einen wirklich harten Cutoff, außer vielleicht dass sich 2^3 so bequem adressieren lässt, aber Intel ist seinerzeit sehr lange bei acht Kernen geblieben, die wenigen 10-Kerner waren alle so "naja" und bis Alder Lake arbeiteten meiner Erinnerung nach sämtliche Chips, die mehr als 10 Stops + Uplink brauchten, mit drastisch komplexeren Verbindungssystemen (entweder Triple-Ring-Bus oder Mesh), welche weitaus mehr Routing-Logik an jedem einzelnen Kern erfordern. Auch AMD hängt jetzt schon sehr lange bei Octacore-Einheiten, bei Servern ist Octa-Socket seit langem die Grenze für in Serie gefertigte Architekturen – irgendwie scheint das die Zone zu sein, in dem Anstieg beim Aufwand den Nutzen zu überwiegen beginnt. Dennoch würde ich "12 Kern CCD"-Gerüchte für realistischer als "16 Kern" halten. Nur: Erstere gibt es meinem Wissen nach gar nicht.
Ich könnte mir aber vorstellen, dass es ab irgendeinem Punkt Vorteile gibt wenn man einen 32-Kern CCD bringt (also den 16er gleich überspringt), damit man im Serverumfeld nicht 4, 8 oder 16 CCDs verbauen muss sondern eben 1, 2 oder 4.
Wenn die Kerne klein genug sind, bietet sich das rein aus Fertigungsgründen an – Zen 5c ist schon bei 16 Kernen, für Zen 6c halte ich 32 für gut möglich, Intel hat meiner Erinnerung nach 48er-Einheiten für die E-Core-Xeons. Aber bei der Leistung gibt es da einen grundsätzlichen Widerspruch:
Entweder ich bin Compute limitiert und kann sehr viele Kerne auslasten. Dann habe ich in der Regel ein beliebig aufteilbare Aufgabe und die Organisation der Kerne ist mir egal.
Oder ich bin Interconnect limitiert. Dann ist die Anwendung meist nicht beliebig aufteilbar, sondern latenzkritisch und die Verbindung zwischen den Kernen wird sehr wichtig. Oft skaliert die Aufgabe dann aber ohnehin nur begrenzt mit vielen Kernen und während ein monolithischer 16- oder gar 32-Kerner sicherlich für einige Dinge geil wäre (z.B. Gaming), hat man mit solchen Aufgaben null Bedarf an 16+16-Kernern.
Beide Fälle bedeuten, dass niemand nach einem Epyc mit 64 vollwertigen Kernen sucht, die in vier statt in acht Einheiten gruppiert sind. Also kann AMD dafür nicht mehr Geld verlangen und das ganze lohnt sich nur in einigen wenigen Nischenmärkten – oder wenn eben die Fertigung billiger wird. Da erwarte ich aber ehrlich gesagt, dass Zen 6 ein deutlich größeres Transistorbudget auffährt und acht Kerne wieder eine praktikable CCD-Größe ergeben. Jedenfalls wurde Zen 5 so einseitig ausgebaut, dass jetzt wieder mehrere offene Baustellen gibt und für einen höheren Durchsatz pro Kern akzeptieren alle der oben genannten Kunden einen Preisaufschlag. Passend hierzu lauteten die ersten Zen-6-Gerüchte, dass AMD dort eine Trennung zwischen großen und kleinen Kernen einführt. Zen 6 sollte sich also weitaus stärker von Zen 6c abgrenzen, als bei den Vorgängern, und das durch Leistungssteigerungen bei der Vollversion zu erreichen erscheint naheliegender, als die c-Kerne schlechter zu machen.
So hab ich das nich gar nicht bedacht, klar macht eigentlich keinen Sinn. Die einzige Idee, wäre wirklich APUs in den Desktop zu bringen und das Lineup von Ryzen AI Max für den Sockel AM5 zu liefern bis 8 Kerne, darüber also 12 und 16 Kerne dann quasi die Server Chips?
AI Max alias Strix Halo besteht aus einer GPU und zwei normalen CCDs, den CPU-Teil stellen die gleichen "Server Chips" wie bei Ryzen 9000.
Der bessere Bezugspunkt ist Ryzen AI 300 alias Strix Point: 4+8 Kerne in einem Single-Chip-Paket. Das mit Zen 6, ggf. gar auf 8+8 (oder 4+12) aufgebohrt, sollte einen 9950X doch schlagen können und läge in gutem Abstand zu einem zweiten Design mit 4+4 (oder 8+0), das die Ryzen-7- und abgespeckt die Ryzen-5-Klasse bedient. Auch bei Ausführung als Monolith könnte AMD so das gesamte bisherige Spektrum abdecken und müssten dafür zwei Chips entwickeln – genauso viele, wie sie heute mit APUs + IOD unter Nutzung von Epyc-CCDs bauen, nur dass man alles konsequent auf Desktop oder Mobile optimieren kann.
Anm.: Naheliegend ist natürlich, dass es trotzdem keine Monolithen, sondern Multi-Tile-Designs werden, um endlich die IGP-Größe flexibel anpassen zu können und um weiterhin günstigere Fertigungsprozesse für I/O zu verwenden. Aber die CPU-Kerne würden in diesem Vorschlag eben immer auf einem Chip sitzen, mit allen Latenzvorteilen die das mit sich bringt, und der gesamte Rest bräuchte nicht mehr die Fähigkeit zur Anbindung einer wechselnden Partner-Anzahl; wäre auch für mobile- und Einsteiger-CPUs geeignet, etc.. Persönlich halte ich es aber, siehe oben, für Wahrscheinlicher, dass wir noch eine weitere Generation mit 8-Kern-CCDs und MCM-CPUs + monolithischen APUs sehen werden.