Nvidia A100 80GB GPU: Ampere-Server-Grafikkarte mit 80 GiByte HBM2e

PCGH-Redaktion

Kommentar-System
Teammitglied
Jetzt ist Ihre Meinung gefragt zu Nvidia A100 80GB GPU: Ampere-Server-Grafikkarte mit 80 GiByte HBM2e

Der Grafikkarten-Hersteller Nvidia hat einen neuen Chip auf Basis der Ampere-Architektur vorgestellt, der mit 80 Gigabyte Grafikspeicher daherkommt. Die A100 80GB GPU soll im Server-Bereich zum Einsatz kommen.

Bitte beachten Sie: Der Kommentarbereich wird gemäß der Forenregeln moderiert. Allgemeine Fragen und Kritik zu Online-Artikeln von PC Games Hardware sind im Feedback-Unterforum zu veröffentlichen und nicht im Kommentarthread zu einer News. Dort werden sie ohne Nachfragen entfernt.

lastpost-right.png
Zurück zum Artikel: Nvidia A100 80GB GPU: Ampere-Server-Grafikkarte mit 80 GiByte HBM2e
 
Die Yields müssen ja echt beschissen sein, wenn sie immer noch keinen Vollausbau anbieten können/wollen.
Weiß man eigentlich, ob es sich beim sechsten HBM2e-Stack um einen deaktivierten, ein defekten oder ein Dummy-Stack handelt?

Das bringt ja nichts, weil die Gamer-GPUs diesen Speicher nicht unterstützen.
Die Architektur als solches schon, und darum geht es doch auch; um einen Refresh von Gaming-Ampere. (am besten sowohl mit HBM2e als auch in einem besseren Fertigungsprozess)
 
Nvidia kann den Speicher, wenn denn eine Super oder Ti Version kommen sollte, verdoppeln.
Allerdings müsste Mircon dafür auch 16 GBit Chips in GDDR6X im Programm haben. Die sollen aber erst nächstes Jahr verfügbar sein sollen. Wann genau ist noch nicht bekannt.

Die Yields müssen ja echt beschissen sein, wenn sie immer noch keinen Vollausbau anbieten können/wollen.

Eigentlich ganz einfach: Je größer der Chip desto schlechter die Yield, weil einfach weniger Chips auf den Wafer passen. Schätze beim A100 sind wir irgendwo bei 60 Chips pro Wafer. Bei nem Ryzen Chiplet sind irgendwas zwischen 600-700 Chips pro Wafer. Wenn jetzt theoretisch durch Einschlüsse jeweils 30 Chips "unbrauchbar" würden wären es bei A100 nur 50% Yield beim Ryzen Chiplet aber min. 95% Yield. Daher ist bei dem Riesenchip kein Vollausbau realisierbar bzw. aus ölonomischer Sicht absolut nicht sinnvoll, weil dann ein Chip soviel oder sogar mehr als ein ganzer EGX kosten könnte bzw. müsste.
 
Zuletzt bearbeitet:
Was aus dem Artikel leider nicht hervorgeht: wird der GA100 80 nicht bei TSMC gefertigt? Dann sollten die Yieldprobleme von Samsung eher weniger auftreten...
 
Eigentlich ganz einfach: Je größer der Chip desto schlechter die Yield, weil einfach weniger Chips auf den Wafer passen. Schätze beim A100 sind wir irgendwo bei 60 Chips pro Wafer. Bei nem Ryzen Chiplet sind irgendwas zwischen 600-700 Chips pro Wafer. Wenn jetzt theoretisch durch Einschlüsse jeweils 30 Chips "unbrauchbar" würden wären es bei A100 nur 50% Yield beim Ryzen Chiplet aber min. 95% Yield. Daher ist bei dem Riesenchip kein Vollausbau realisierbar.
Sicher, aber normalerweise regelt man so etwas ja indem man den Preis für den Vollausbau einfach unwirtschaftlich hoch macht. Sie könnten ja nochmal 50% mehr Geld im Vergleich zum A100 nehmen, dann würden vermutlich die meisten HPC-Einrichtungen immer noch zum A100 greifen, und der Vollausbau wäre eher was für Machbarkeitsstudien oder halt ein paar handverlesene Anwendungen, bei denen es auf jedes GB ankommt.

Machen sie aber nicht. Ich schließe daraus, dass die Yields so schlecht sind, dass man selbst auf 10 Wafern keinen einzigen voll funktionsfähigen Chip bekommt. Und das ist meines Wissens schon recht ungewöhnlich.

(Zumal der A100 ja jetzt auch nicht Größenordnungen an Fläche über den Vorgängerchips liegt)
 
@Bevier: Der GA100 wird generell bei TSMC im N7 (DUV only) gefertigt. Der Chip ist auch weiterhin unverändert geblieben. Hier wird er lediglich mit schnellerem und größerem HBM2E auf dem Interposer kombiniert, was die Bandbreite in diesem Fall zusätzlich um etwa 1/3 steigert und die Kapazität verdoppelt.
(Theoretisch hat nVidia noch nach oben hin Luft um bis zu 144 GiB anzubieten. ;-))

@Mephisto_xD: Dazu kann man ohne Internas keine Ausage treffen. Für einen derart großen Chip könnte der Yield dennoch vergleichsweise gut sein. Mit seinen 826 mm2 bewegt er sich relativ nahe der Rectile-Größe des Scanners, was grundsätzlich zu schlechteren Yields führt. AMD hat bspw. in 7nm bisher nicht mal ansatzweise etwas derart Großes gefertigt.

Zur MI100 (CDNA) muss man noch abwarten, da noch keine Chipdetails vorliegen. Da hier aber auch weiterhin keine Tensor Core-Äquivalente implementiert sind, ist auch hier anzunehmen, dass auch dieser Chip kleiner sein wird ... darüber hinausgehend einmal mehr, weil AMD in diesem Punkt weitaus kostensensitiver als nVidia ist.

@CD LABS: Radon Project: nVidia wird zweifellos keinen Ampere-Consumer-Refresh mit HBM2 veröffentlichen. nVidia hätte sich so einen "Spaß" bspw. beim GA102 kostentechnisch weitaus eher leisten können als AMD bei BigNavi und die haben es dennoch nicht getan und zudem obwohl es den großen Quadro's sicherlich gut zu Gesicht gestanden hätte. Da wird Mitte 2021 nichts derartiges kommen, übrigens ebensowenig wie bei AMD. Hier darf man als Consumer erst auf die Folgegenerationen hoffen, also Hopper und RDNA3 in 2022+. (Und btw, auch Intel setzt bei HPG (voraussichtlich im N6) auf GDDR6 ... wobei bei denen aber noch nicht ganz klar ist, ob die schon in 2021 im HighEnd mitspielen wollen.)
 
Zuletzt bearbeitet:
Weiß man eigentlich, ob es sich beim sechsten HBM2e-Stack um einen deaktivierten, ein defekten oder ein Dummy-Stack handelt?

Offiziell Dummy. Alledings wurde uns das bei Threadripper auch erzählt. :-)
Da Produktion und Installation von HBM viele Fehlerquellen beinhaltet, würde ich aber auch (teilweise) belichtetes Silizium für möglich halten. Entweder, weil man fehlehrafte HBM-Stacks so als "Dummy" noch verkaufen kann, anstatt extra etwas anzufertigen, oder weil Nvidia keine Lust hat, einen A100, einen Interposer und vier/fünf funktionierende Stacks in den Müll zu schmeißen, nur weil ein funktionierender fünfter/sechster garantiert wird, bei dem aber etwas schief gelaufen ist. Eine Pacakge-Assemblierung hat letztlich genauso Yield-Raten wie alle anderen Fertigungsschritte und je nachdem, wie die aussehen, kann es günstiger sein zusätzliche Einheiten zu verbauen und dann zu deaktivieren als auf Kannte zu nähen und dann keine Reserven für Schäden zu haben.
 
Zurück