Neue Informationen zu Haswell: Grafikkern deutlich schneller dank Transactional sowie Stacked Memory und mehr EUs?

[PCGH-Redaktion]

Jetzt ist Ihre Meinung zu Neue Informationen zu Haswell: Grafikkern deutlich schneller dank Transactional sowie Stacked Memory und mehr EUs? gefragt.

Bitte beachten Sie: Der Kommentarbereich wird gemäß der Forenregeln moderiert. Allgemeine Fragen und Kritik zu Online-Artikeln von PC Games Hardware sind im Feedback-Thread zu veröffentlichen und nicht im Kommentarthread zu einer News. Dort werden sie ohne Nachfragen entfernt.

Zurück zum Artikel: Neue Informationen zu Haswell: Grafikkern deutlich schneller dank Transactional sowie Stacked Memory und mehr EUs?

 

[Skysnake]

"Stacked Ram" hat a priori nichts mit der Geschwindigkeit und/oder die Latenzen zu tun. Nur so btw.

Stacked Ram bedeutet einfach nur, das man mehrere RAM-DIEs übereiander schichtet, und die auf irgend eine art und Weise miteinander verbindet.

Was ihr meint ist per Interposer oder whot ever angebundener Speicher. Dazu eventuell noch eine differenzielle Anbindung der Bausteine. (Nehmen wir mal das Schlagwort XDR. So was scheint ihr ja damit in Verbindung zu bringen)

 

[PCGH_Carsten]

Steht doch da: „[…], der sich mit im Chip (wahrscheinlich aber eher auf dem Träger) befindet.“

Bei einem gemeinsamen Substrat hast du natürlich ganz andere Möglichkeiten für Breite und Takt aufgrund der besseren Signalqualität durch die wegfallenden Steckverbindungen.

edit:
Haswell wird durch etwas ganz anderes zum Grafikmonster... vielicht.

 

[GoldenMic]

Da Haswell die erste CPU Generation sein wird bei der ich ernsthaft überlege wieder aufzurüsten ist jede Info darüber natürlich sehr interessant.
Der i7-870 sollte solang auch noch sehr gut reichen und das was man bisher liest klingt einfach gut.

 

[PCGH_Marc]

"Stacked Ram" hat a priori nichts mit der Geschwindigkeit und/oder die Latenzen zu tun. Stacked Ram bedeutet einfach nur, das man mehrere RAM-DIEs übereiander schichtet, und die auf irgend eine art und Weise miteinander verbindet. Was ihr meint ist per Interposer oder whot ever angebundener Speicher. Dazu eventuell noch eine differenzielle Anbindung der Bausteine. (Nehmen wir mal das Schlagwort XDR. So was scheint ihr ja damit in Verbindung zu bringen)

Schon klar - wie Carsten bereits sagte, das RAM kommt mit auf den Träger und wird per Interposer drangeklemmt. Dazu ein schickes SI und ab geht die Post ... das Haswell das kriegen soll, wurde schon für Monaten erwähnt. XDR2 hat damit nichts zu tun.

 

[Skysnake]

Carsten und Marc, mir ist klar, das euch und mir klar ist, wie das gemeint ist, aber ich glaub dem 0815 Leser ist nicht klar, das Stacked RAM eben was ganz anderes ist, als RAM auf nem gemeinsamen Substrat/Träger wie bei Haswell angedacht. Man könnte ja auch not stacked RAM dazu verwenden. Der stacked RAM dient ja erst mal vorrangig zur Kapazitätserhöhung. (GB/mm²)

Dass stacked RAM sinnvoller weise in der Art und Weise wie ihr sagt eingesetzt wird, ist wieder was anderes. Und ja, das wurde schon vor Monaten gesagt, und wem bei gewissen Sachen hust MemoryCube hust nicht klar war, wohin die Reise geht, da weiß ich dann auch nicht mehr. Und was ich mit XDR meinte, schaut euch einfach nochmal die Slides an. Da sieht man schon gewisse Ähnlichkeiten in den Konzepten.

Leider ist bis Haswell noch lange hin Die APUs und GPUs könnten eine RAM-Anbindung per Interposer echt gut gebrauchen

Vor allem wären da dann 512/1024 Bit Interfaces echt kein Ding mehr

 

[0815klimshuck]

... aber ich glaub dem 0815 Leser ist nicht klar

schon klar nur weil ich schwarz bin

 

[PCGH_Marc]

MarC

Intel gibt zumindest Gas, was sie bei den GPUs auch müssen ...

 

[Skysnake]

FU...

Dabei hab ich sogar noch extra nachgeschaut ob C oder k

Klar müssen Sies, aver AMD und nVidia bekommen da auch nicht den Arsch hoch... Wir könnten heute schon sparsamere und schnellere Karten haben, wenn man endlich mal die "alten" Zöpfe abschneiden würde und minimal etwas wagen würde.

Ist halt irgendwie das Henne Ei Problem bei dem ganzen Mist -.-

Naja, ich bin mal gespannt, ob wir DDR4 überhaupt noch sehen werden, oder nicht. Ich hoffe ja eher auf nein

 

[ruyven_macaran]

Carsten und Marc, mir ist klar, das euch und mir klar ist, wie das gemeint ist, aber ich glaub dem 0815 Leser ist nicht klar, das Stacked RAM eben was ganz anderes ist, als RAM auf nem gemeinsamen Substrat/Träger wie bei Haswell angedacht. Man könnte ja auch not stacked RAM dazu verwenden. Der stacked RAM dient ja erst mal vorrangig zur Kapazitätserhöhung. (GB/mm²)

Wenn der komplette RAM-Layer auf den CPU/GPU-DIE gestacked wird, dient das sehr wohl der Geschwindigkeit
Und dazu gabs auch Gerüchte, die im Gegensatz zur Multi-DIE-These zu den bisherigen Bildern von Haswell passen würden.

Ich persönlich glaube weder an das eine noch das andere. Rechnet man die Herstellerangaben zur Grafikleistung in reale Werte um, dann hat Haswell mit etwas Glück das 1,5-2 fache an Shaderleistung, wie ein Llano. Bis er erscheint, sollte DDR3-2000 gängig sein und ich würde einen DDR3/4-Controller nicht ausschließen. Dazu ggf. weiter vergrößerte Caches (die massiv Bandbreite sparen könnten, wenn Intels Zusammenarbeit mit PowerVR zur Wiedereinführung von tile based rendering führt). Das alles ergibt zwar kein top-Speicherinterface, aber ein mehr als ausreichendes für eine IGP. Gerüchte von zusätzlichem RAM erfordern dagegen ein komplett neues, zusätzliche Speicherinterface für die GPU (an der sich aber angeblich nichts prinzipielles ändern soll) und damit auch massive Änderungen am sehr erfolgreichen Cache/Ringbus-System.

 

[Skysnake]

Du ersetzt das normale Speicherinterface in so einem Fall, bzw. was wohl eher als Vorstufe kommen wird, du hast eine neue Cachestufe. Da ist dann der neue RAM dann der neue LLC.

Und von RAM auf der CPU/GPU hat kein Mensch geredet. Da würdeste dann per TSV verbinden und nicht per Interposer. 2 Paar Stiefel, auch wenn das natürlich die sinnvollste Lösung ist

Ich meinte, ob du jetzt 2 RAM-DIEs übereinander legst und zwei Stapel nebeneinander, oder einfach nur nebeneinander ohne Stapel und damit 50% weniger DIEs, macht keinen Unterschied. (Die kleinen Unterschiede durch unterschiedliche Ansteuerungslogik mal außen vor.)

 

[ruyven_macaran]

Stacked-on-RAM -RAM baust du auch mit TSV und es haben sehr in der Vergangenheit eben sehr wohl Leute von stacked-on-CPU/GPU geredet. Wovon ich noch niemanden reden gehört habe, wäre die Einführung eines zusätzlichen L4.

 

[Skysnake]

Das ist aber der logische Schritt den du mit so einer Technik gehst in Verbindung mit weiteren Techniken, die so große Bedeutung gewinnen, da sinnvoll einsetzbar, aber eben nur in der Kombination.

Es eröffnet sich ein sehr großes Feld von Möglichkeiten. Von der schlichten Verwendung einer Technik können wir uns schon mal anfangen zu verabschieden.

Wenn die neuen Sachen kommen, wird da nicht mehr auf eine Technik allein gesetzt, sondern auf eine Kombination von mehreren. Untersuchungen haben gezeigt, das keine der neuen Techniken allein ausreicht, um die gewünschten Entwicklungen zu ermöglichen. In der Kombination sind die Sachen aber wirklich beeindruckend Gibt dazu das eine oder andere Paper, falls es dich näher interessiert. Findeste glaub ich vorzugsweise bei IEEE.

 

[ruyven_macaran]

Technisch logisch: Ja. Aber das ist vieles. Zum jetzigen Zeitpunkt nötig, sinnvoll und lukrativ deutlich weniger. Und wie oben dargelegt lassen sich Intel IGP-Pläne auch mit deutlich einfacheren Maßnahmen ausreichend schnell an Speicher anbinden.