x86-CPUs von Zhaoxin: Pläne für 32 Kerne und 7-nm-Fertigung

[Technologie_Texter]

AW: x86-CPUs von Zhaoxin: Pläne für 32 Kerne und 7-nm-Fertigung

Die CPUs werden lose auf Zen1 aufbauen.

Nein!

Zhaoxin hat über das Joint Venture mit AMD Einblick in diese Architektur gewonnen.

Nein!

 

[Casurin]

AW: x86-CPUs von Zhaoxin: Pläne für 32 Kerne und 7-nm-Fertigung

Die Taktrate ist für den IPC-Wert irrelevant. Der Name verrät es schon: Instructions Per Cycle.

Jein, das gilt nur bedingt da mit niedrigeren Taktraten deutlich breitere Befehle Abgearbeitet werden können - deshalb müssen AMD und Intel wenn sowas wie AVX2 verwendet wird runtertakten - diese Befehlssätze sind verdammt breit und drücken den Stromverbrauch auch ziemlich rauf und können auch nicht so schnell laufen - da können auch die IPC deutlich steigen wenn man runtertaktet weil sie dann schon durch cachedurchsatz und Latenzen behindert werden.
Innerhalb einer Architektur sind IPC-angaben weitestgehend vergleichbar.

 

[Technologie_Texter]

AW: x86-CPUs von Zhaoxin: Pläne für 32 Kerne und 7-nm-Fertigung

da mit niedrigeren Taktraten deutlich breitere Befehle Abgearbeitet werden können

Warum sollte das denn so sein?

 

[Casurin]

AW: x86-CPUs von Zhaoxin: Pläne für 32 Kerne und 7-nm-Fertigung

Warum sollte das denn so sein?

Grundlagen der Elektrotechnik: Das bewaehrte Lehrbuch fuer Studierende der Elektrotechnik und anderer technischer Studiengaenge ab 1. Semester: Amazon.de: Gert Hagmann: BA1/4cher

 

[Technologie_Texter]

AW: x86-CPUs von Zhaoxin: Pläne für 32 Kerne und 7-nm-Fertigung

Was soll ich denn damit?
Ich hoffe doch mal, daß da so ein Blödsinn nicht drinnen steht!

 

[Casurin]

AW: x86-CPUs von Zhaoxin: Pläne für 32 Kerne und 7-nm-Fertigung

Was soll ich denn damit?
Ich hoffe doch mal, daß da so ein Blödsinn nicht drinnen steht!

Sorry - wenn du kein Verständnis der Grundlagen der Physik hast und nicht mal gewillt bist Fakten zu akzeptieren dann ist auch jeder andere versuch dir irgend etwas dazu zu erklären sinnlos.

 

[Evandure]

AW: x86-CPUs von Zhaoxin: Pläne für 32 Kerne und 7-nm-Fertigung

Sorry - wenn du kein Verständnis der Grundlagen der Physik hast und nicht mal gewillt bist Fakten zu akzeptieren dann ist auch jeder andere versuch dir irgend etwas dazu zu erklären sinnlos.

Hättest dir als "Quelle" lieber irgendein Buch was in Richtung Digitaltechnik oder Signalverarbeitung geht ausgesucht. Wäre glaubwürdiger rüber gekommen. Naja nächstes mal vielleicht...

 

[empy]

AW: x86-CPUs von Zhaoxin: Pläne für 32 Kerne und 7-nm-Fertigung

Sorry - wenn du kein Verständnis der Grundlagen der Physik hast und nicht mal gewillt bist Fakten zu akzeptieren dann ist auch jeder andere versuch dir irgend etwas dazu zu erklären sinnlos.

Du könntest ja zumindest mal einen groben Einblick in deinen Durchblick geben. Für mich macht das auch nicht so viel Sinn. Längere kritische Pfade gehen mit weniger Takt, das hat mit SIMD aber schon mal irgendwie nichts zu tun. Ob jetzt eine oder mehrere FPUs rechnen ist für den Takt primär egal. Das hat nichts mit "Befehlsbreite" sondern mit Energie- und Thermalmanagement zu tun.

 

[Technologie_Texter]

AW: x86-CPUs von Zhaoxin: Pläne für 32 Kerne und 7-nm-Fertigung

Fakten würde ich akzeptieren, unterstell mir also bitte nichts!

Du drückst dich aber einfach falsch aus, so wie du es sagst ist es nunmal einfach falsch!

 

[Casurin]

AW: x86-CPUs von Zhaoxin: Pläne für 32 Kerne und 7-nm-Fertigung

Hättest dir als "Quelle" lieber irgendein Buch was in Richtung Digitaltechnik oder Signalverarbeitung geht ausgesucht. Wäre glaubwürdiger rüber gekommen. Naja nächstes mal vielleicht...

Das wäre aber deutlich zu hoch für den großteil hier gewesen vor allem da Grundlagen der Elektrotechnik hier völlig ausreichen.
Um zu zeigen das eine jet-Turbine stärker ist als ein Golf-Motor muss man auch nicht die gesamte Thermodynamik verstehen, es reicht wenn man die Wirkleistung angeben kann.

Du könntest ja zumindest mal einen groben Einblick in deinen Durchblick geben. Für mich macht das auch nicht so viel Sinn. Längere kritische Pfade gehen mit weniger Takt, das hat mit SIMD aber schon mal irgendwie nichts zu tun. Ob jetzt eine oder mehrere FPUs rechnen ist für den Takt primär egal. Das hat nichts mit "Befehlsbreite" sondern mit Energie- und Thermalmanagement zu tun.

Nein nein, hat mit Befehlserweiterungen wie AVX2 überhaupt nichts zu tun - die Quersumme von 128bit Zahlen zu bilden ist ja auch ganz das gleiche wie einfach nur 2 zahlen zusammen zu zählen, genauso wie das Ausführen von FMA-Befehlen auch in keinster weiße eine höhere Gattertiefe benötigt..........

Fakten würde ich akzeptieren, unterstell mir also bitte nichts!

Du drückst dich aber einfach falsch aus, so wie du es sagst ist es nunmal einfach falsch!

Du hast nur schon unzählige male das gegenteil bewiesen. Und ich bin nicht deine mutter - geh zur Schule wenn du die einfachen Dinge nicht verstehst.

 

[TheGermanEngineer]

AW: x86-CPUs von Zhaoxin: Pläne für 32 Kerne und 7-nm-Fertigung

Für Trolle gibt es auch eine Ignore-Liste

 

[Technologie_Texter]

AW: x86-CPUs von Zhaoxin: Pläne für 32 Kerne und 7-nm-Fertigung

Ich nutze die Ignore-Liste doch eh schon

 

[empy]

AW: x86-CPUs von Zhaoxin: Pläne für 32 Kerne und 7-nm-Fertigung

Nein nein, hat mit Befehlserweiterungen wie AVX2 überhaupt nichts zu tun - die Quersumme von 128bit Zahlen zu bilden ist ja auch ganz das gleiche wie einfach nur 2 zahlen zusammen zu zählen, genauso wie das Ausführen von FMA-Befehlen auch in keinster weiße eine höhere Gattertiefe benötigt..........

Das sind ja sogar mal Argumente, ohne Sarkasmus geht es wohl leider nicht. Aber: Die Quersumme von 128-Bit-Zahlen zu bilden, ich vermute einfach mal für (X)OR-Operationen, dauert 16% (also log2(128) vs. log2(64)) länger als die von 64-Bit-Zahlen zu berechnen. Irgendwie passt das nicht so ganz in das 4,8-statt-5-GHz-Modell. Bei FMA dürfte es sogar noch mal deutlich mehr sein. Zumal meines Wissens nach bestimmte Einheiten gerne mal mehrere Takte für bestimmte Operationen brauchen dürfen. Sonst müsste man ja auch das Verschieben von einem Wert von einem Register in ein anderes auf die Dauer einer FP-Division einbremsen.