M.2 PCIe 4.0 vs. 5.0 Anschlüsse auf Z790 Board

boober

PC-Selbstbauer(in)
Moin,

ich habe mal eine blöde Frage. Bei der Spezifikation der neuen Z790 Boards werden oftmals nur der PCIe 5.0 Slot sowie der M.2 PCIe 5.0 Anschluss genannt, der eine direkte CPU Verbindung hat. Lassen sich an diesen Slots/Anschlüssen auch PCIe 4.0 Komponenten betreiben? D.h. ist PCIe 5.0 abwärtskompatibel?

Darüber gestolpert bin ich in der technischen Spezifikation zweier Mainboards:

MSI Pro Z790-A Wifi DDR5:
  • Slots (physisch):
    1x PCIe 5.0 x16 (Elektrisch x16, CPU)
    1x PCIe 4.0 x16 (Elektrisch x4, Chipsatz)
    1x PCIe 4.0 x4 (Elektrisch x4, Chipsatz)
    2x PCIe 3.0 x1 (Elektrisch x1, Chipsatz)
  • Interne Anschlüsse:
    4x SATA 6G
    1x M.2 (PCIe 5.0 x4, 2242-22110, CPU)
    1x M.2 (PCIe 4.0 x4, 2242-2280, Chipsatz)
    1x M.2 (PCIe 4.0 x4, 2242-22110, Chipsatz)
    3x M.2 (PCIe 4.0 x4 und SATA, 2242-2280, Chipsatz)
MSI Z790 Carbon Wifi DDR5
  • Slots (physisch):
    1x PCIe 5.0 x16 (elektrisch x16, CPU)
    1x PCIe 4.0 x16 (elektrisch x4, Chipsatz)
    1x PCIe 3.0 x1 (elektrisch x1, Chipsatz)
  • Interne Anschlüsse:
    6x SATA 6G
    1x M.2 (PCIe 5.0 x4, 2260-22110, CPU)
    1x M.2 (PCIe 4.0 x4, 2260 / 2280, CPU)
    2x M.2 (PCIe 4.0 x4, 2260 / 2280, Chipsatz)
    1x M.2 (PCIe 4.0 x4 und SATA, 2260 / 2280, Chipsatz)

Beim letzteren ist augenscheinlich explizit ein M.2 Anschluss PCIe 4.0 CPU Anschluss verbaut, was mich zu der Frage brachte, ob denn die PCIe 5.0 Anschlüsse tatsächlich nur für PCIe 5.0 Komponenten gedacht sind. Würde meine zukünftige SSD M.2 nämlich gerne auf die 4 übrigen Lanes der CPU legen.

Viel Spaß...
 
Lassen sich an diesen Slots/Anschlüssen auch PCIe 4.0 Komponenten betreiben? D.h. ist PCIe 5.0 abwärtskompatibel?
Ja, natürlich. Wenn PCIe5.0-Slots nicht abwärtskompatibel wären, könnten die Käufer 99,999% aller verfügbaren Hardware ja nicht benutzen. :ugly:

PCIe ist vollständig abwärtskompatibel - PCIe1-Hardware läuft auch in PCIe5-Slots und umgekehrt - nur ist der jeweils niedrigste vorhandene Standard die Begrenzung für das Gesamtsystem.

Dass nur der eine Slot PCIe5 kann liegt daran, dass nur die (kurzen) Verbindungen zwischen oberem Slot und CPU darauf ausgelegt sind bzw. das einschließlich des PCIe-Controllers in der CPU können - die anderen hängen am Chipsatz der eben nur PCIe4 kann.
 
Ok, d.h. ich kann also ohne Probleme eine M.2 PCIe 4.0 SSD in den PCIe 5.0 CPU Anschluss stecken und der funktioniert. Ich muss also nicht den Umweg über den PCIe 4.0 Chipsatz Anschluss gehen (wenn das überhaupt relevant ist).
 
Du kanst alles einstecken wo du willst - sinnigerweise so, dass deine Geräte möglichst den höchsten Standard laufen können den sie unterstützen (ob du eine PCIe4.0-SSD in einen 4er oder 5er Slot steckst macht performancetechnisch keinen Unterschied da der 5er Slot dann auf 4 zurückschaltet).

Normalerweise steckt man die Grafikkarte in den oberen PCIe-Slot der direkt an die CPU angebunden ist und verteilt den Rest passend.
 
Wie alle schon sagen, ist alles abwärtskompatibel. Wichtig zu wissen ist nur...

Sofern du 2 oder Mehr m.2 SSD's drin hast + PCIe4.0 GPU im 16x slot, dann kann es sein, dass du 2 SATA ports deaktivieren musst über ein setting. Ist bei mir so, damit sich die PCI-E Lanes richtig zuweisen.

Problem ist nämlich, dass die meisten CPUS "nur" 20 Lanes haben und schon 16. an den ersten 16x Slot gehen und der sich das mit den ersten m.2 slot teilt. Für alle anderen anbindungen bleiben nur 4 Lanes übrig, welche an den chipsatz gehen, welcher das managed.

Es kann auch wie im folgenden Bild aussehen:
1668416254358.png


Im normalfall ist der Chipsatz mit 4 Lanes angebunden. Sofern du aber den ersten 16x slot nicht voll benutzt, dann können es wie in der Zeichnung 8x sein.
 
Nimmt dir dennoch keine Lan.
Ist bei mir auch der Fall.

Habe 3x M.2 verbaut und der obere ist auch direkt an der CPU angebunden.
Insgesamt kann ich 4x M.2 verbauen.

Ich müsste den zweiten PCIe belegen, damit der mir die Lan von ersten PCIe nimmt.
Der dritte PCIe was ich habe, ist wiederum auch mit dem Chipsatz angebunden.
 
Habe ich konkret bei x8/x8 irgendwelche große einbußen?
Konkret: 13900K, 4090, + zukünftige 5.0 SSD (oder erstmal 4.0 SSD)
 
Im normalfall ist der Chipsatz mit 4 Lanes angebunden. Sofern du aber den ersten 16x slot nicht voll benutzt, dann können es wie in der Zeichnung 8x sein.
Ich kann m7ch irren, aber so viel mir bekannt ist, werden die 4 lanes vom Chipsatz nicht zu den 20 lanes (cpu spezifikation) gezählt.

Konkret hat eine 20 lane cpu also eigentlich 24 lanes wo 4 stück dann für den chipsatz drauf gehen.

Abzüglich 16 für die gpu

Dann bleiben noch 4 lanes übrig für eine M2SSD direkt an die cpu.

Also so hat es mir mal irgendejemand erklärt.
Und es macht insofern sinn.

Ich habe ein z 790 mainboard mit 2 M2 slots direkt an die cpu angebunden. Und meine gpu geht trotzdem noch über 16 lanes (laut gpu-z)

Also müssen da noch 4 freie lanes für die m2 übrig sein, sonst würde das bei mir nicht gehen!
 
Die Anzahl der CPU-Lanes werden offiziell immer ohne Anbindung zum Chipsatz angegeben.
Die Anbindung zum Chipsatz sind auch nicht pauschal 4 Lanes. Bei Z690/Z790 z.B. sind es 8.

ADL-S und RPL-S haben ohne Chipsatz-Anbindung 20 Lanes (16x 5.0 und 4x 4.0), welche für Erweiterungskarten und M.2 Slots genutzt werden können.

Ich habe ein z 790 mainboard mit 2 M2 slots direkt an die cpu angebunden. Und meine gpu geht trotzdem noch über 16 lanes (laut gpu-z)
Welches Board genau hast du? Eigentlich ist das nicht möglich.
 
Du hattest von 2 M.2 Slots geschrieben. Dann bin ich davon ausgegangen, dass auch beide belegt sind ;)
Aha sorry! Nee. Das Board bietet 2 m2 slots direkt an der cpu, das meinte ich.

Angehängt habe ich aber genau deswegen nur 1 SSD an die cpu.

Die zweite SSD habe ich extra an den chipsatz gehängt, weil ich dachte, dass sonst die gpu njr noch moi x8 angebunden wäre.
 
Habe ich konkret bei x8/x8 irgendwelche große einbußen?
Konkret: 13900K, 4090, + zukünftige 5.0 SSD (oder erstmal 4.0 SSD)

Große Einbußen nicht. Aber wenn du eine 4.0-SSD in den 5.0-M.2-Slot steckst, hast du auch null Vorteile gegenüber einem Betrieb im CPU-4.0-M.2 und keine messbaren gegenüber einem der zahlreichen I/O-Hub-4.0-M.2.
 
Zurück