Intel-CPUs: Exzessive Nutzung von Chiplets geplant, Start mit 7-nm-Fertigung

[chill_eule]

Scheint wohl doch etwas komplizierter als "zusammenkleben"

Bei solchen Projekten muss man aber natürlich die Kosten/Nutzen-Rechnung laange im Voraus planen.

Bei uns im Einzelhandel gibt es z.B. jede Woche (teils auch nochmal unter der Woche) neue Preise für Obst&Gemüse.
Da muss man einfach von Tag zu Tag schauen um die angepeilten 30% "Marge" zu erreichen.
Wenn man natürlich schon Jahre vorher in Vorleistung treten muss, dann hofft man, dass es sich am Ende ausgeht

 

[Technologie_Texter]

Es ging doch nicht um Gesamtkosten.

Wenn man die Gesamtkosten abschätzen will, dann müßte man zb. auch die kleinere GPU-Die die man dank SI-Interposer erhält in die Gesamtkosten berücksichtigen.
Die schwächere nötige Kühlung müßte man auch berücksichtigen.

Aber wie auch immer, die Zeiten der passiven SI-Interposer bei AMD sind in den nächsten 5 Jahren eh vorbei.

 

[chill_eule]

Jeder vernünftige Kaufmann hat die Gesamtkosten im Blick...

Und gerade Unternehmen an der Börse, die auch ihren Aktionären Rede und Antwort stehen müssen, sollten zumindest darauf achten.

 

[Technologie_Texter]

Ich hab auch nichts gegenteiliges behauptet.

 

[PCGH_Torsten]

Scheint wohl doch etwas komplizierter als "zusammenkleben"

Bei solchen Projekten muss man aber natürlich die Kosten/Nutzen-Rechnung laange im Voraus planen.

Einfaches "zusammenkleben" wie bei Presler, Kentsfield, Yorkfield und Magny-Cours ist ziemlich günstig. Damals wurden einfach Multi-CPU-taugliche Chips genommen und zusammen auf eine Package gepackt, die Verbindung zwischen ihnen war das ohnehin schon für CPU-CPU-Kommunikation in Multi-Sockelsystemen entwickelte Format und die Umsetzung im Substrat des Kombi-Prozessors musste nicht höherwertiger ausfallen, als bisherige Single-Chip-Substrate, denn schließlich war dieser Link ja dafür konstruiert durch ein Substrat, einen Sockel, einen Mainboard-Abschnitt, einen zweiten Sockel ein zweites Substrat eine ausreichende Verbindung herzustellen. Die einzige Kunst bestand darin, die Chips und ihre Stromversorgung physisch auf dem Raum eines Packages unterzubringen. Aber Conroe/Penryn waren recht klein, Cedar Mill frisch geschrumpft und AMD hat für Magny Cours einfach den Sockel vergrößert. Das war also alles "einfach zusammenkleben" – aber insbesondere die Intel-CPUs wurden durch die langsame Kommunikation zwischen den Chips und die zu schmale, auf nur einen Chip ausgelegte Schnittstelle zum restlichen System, ausgebremst. Die nächst höhere Stufe sind dann spezielle modulare Desgins wie bei Zen, Zen2 und Clarkdale. Auch hier waren/sind die eigentlichen Datenleitungen bezahlbar, aber es mussten spezielle Hochgeschwindigkeits-Interconnects entwickelt werden, die auch einen gewissen Platz auf den Chips kosten und insbesondere bei AMD viel Strom verbrauchen sollen. Trotzdem sind auch diese Links immer noch deutlich langsamer als die Verbindungen in monolithischen Chips und eine messbare Bremse, sie können also nur zwischen vergleichsweise großen und unabhängig voneinander arbeitenden Einheiten sinnvoll eingesetzt werden. Ab der nächst höheren Stufe, die Verbindungen beinahe in On-Chip-Qualität ohne alzu großen Platz- oder Stromverbrauch ermöglicht, namentlich SI-Interposer oder -Bridges wird es dagegen schnell sehr teuer oder sehr aufwendig. Bislang wurde das fast ausschließlich für HBM-Speicher realisiert. Aber wenn man Chipletstrategien in Zukunft ausbauen will, wird man es viel häufiger brauchen.

 

[Olstyle]

... und da wird es dann spannend ob EMIB ein Trumpf für Intel wird.