AW: Chipfertigung: Besser größere Dies statt kleinere Strukturen? Leserbrief der Woche
Irgendwann wird man natürlich mit Verkleinerung und der zum Teil damit verbundenen Erhöhung der Taktraten nicht weiterkommen aber heute geht das noch recht gut, jedenfalls bei Prozessoren.
Anzumerken ist auch das bei normalen Prozessoren die maximal zur Verfügung stehende Chipfläche in einem Chipgehäuse kaum einen limitierenden Faktor für die Chipfläche selbst darstellt. Man denke nur an das Größenverhältnis Heatspreader <> Die bei gängigen CPUs. Man könnte bei Bedarf auch Die-Träger und Heatspreader noch deutlich vergrößern, man denke nur etwa an die riesigen Multi-Chip Module die beim IBM System Z zum Einsatz kommen bzw. gekommen sind.
Im Zweifel ist eine Vergrößerung der Chipfläche aber jedenfalls immer der weniger elegante Weg im Vergleich zu einer Vergrößerung des Chips. Abgesehen davon das Chipfläche Geld kostet, fallweise mehr als eine Weiterentwicklung der Fertigung... Vor allem innerhalb einzelner Kerne bekommt man bei einer Vergrößerung des Chips auch zunehmend Probleme mit der Länge der Signalwege... insbesondere bei 2D Bauweise...
..womit wir aber zu einer speziellen neuen Lösung kommen: Der 3D-Bauweise. Heutzutage ist es ja durchaus möglich mehrere (im Extremfall bis zu über 100) dünne Chips übereinander zu legen und zu einer dreidimensionalen Schaltung zu verbinden. damit kann man die Problematik längerer Signalwege entschärfen und die Flächendichte an Funktionseinheiten ohne Verkleinerung der Strukturgröße steigern. Dafür bekommt man fallwiese Probleme mit der Kühlung weil die Wärmeabfuhr aus den weiter unten liegenden Schichten durch die darüberliegenden behindert wird.
Bereits heute sind gestapelte Chips bei Speicherbausteinen weit verbreitet, insbesondere bei Flash-Speicher wo man sich tatsächlich den Grenzen des physikalisch möglichen schon sehr angenähert hat. Bei Speicherbausteinen hat man auch kaum Probleme mit der Wärmeabfuhr. Auch bei DRAM wird zunehmend auf gestapelte Chips gesetzt vor allem aber nicht ausschließlich im mobilen Bereich wo der Platz eine große Rolle spielt sowie bei integriertem DRAM wie etwa dem hybrid memory cube.
Bei CPUs und GPUs müsste man vor einem umfangreichen Einsatz von 3D Chips das Kühlungsproblem lösen. Ansätze dafür gibt es aber bereits so hat etwa IBM Verfahren Entwickelt mit denen in 3D Chips Mikrokanäle integriert werden können durch die diese mit Wasser oder Flüssigmetall gekühlt werden können; in letzterem Fall kann das Kühlmittel auch als elektrische Masse dienen, die Kühlkanäle als flüssige Leiterbahnen. Allerdings muss man einschränkend sagen das diese Technologie die sich heute vermutlich in den Händen von Globalfoundries befindet bisher nicht erfolgreich in einem Serienprodukt umgesetzt wurde. Es gibt dabei offensichtlich etliche Fertigungstechnische Hürden zu überwinden, weitere Probleme sind mögliche Verstopfungen der Kanäle durch Verunreinigungen des Kühlmittels und Korrosion von Chipbestandteilen durch das Kühlmittel. Eine Korrosionsrate von wenigen Atomlagen pro Jahr könnte schon inakzeptabel sein. Trotz dieser Probleme könnten 3D Chips auch im Bereich von VLSI Rechenchips wie CPUs und GPUs ein Weg sein um die Leistung weiter steigern zu können wenn man nicht mehr mit einer Verkleinerung der Strukturgröße weitermachen kann.
Ansonsten kann man natürlich auch größere 2D Chips bauen wobei sich größere Grundlächen prinzipiell auch mit einer 3D Bauweise kombinieren lassen. Das Problem der Signalwege tritt dan zwar auf aber es gibt Chipdesigns die dafür weniger anfällig sind als andere, insbesondere Prozessoren mit vielen unabhängigen Rächeneinheiten die stark parallelisierbare Aufgaben bearbeiten, etwa CPUs mit sehr vielen Kernen oder GPUs. Problematisch ist hier auch, wie schon angesprochen, das die Wahrscheinlichkeit eines Defekts bei der Herstellung im Wesentlichen proportioal zur Chipfläche ist, die Ausbeute bei der Herstellung sinkt also bei einer Vergrößerung der Fläche. Es gibt ein paar Möglichkeiten mit dieser Problematik umzugehen, man kann etwa die Fehlerwahrscheinlichkeit durch verbesserte Fertigungsverfahren reduzieren oder auf Multi-Chip Module setzen bei denen mehrere Chips auf einem Chipträger kombiniert werden sodass die einzelnen Chipflächen nicht so groß werden. Umgesetzt wurde das seinerzeit etwa beim Core 2 Quad oder Pentium D, ein neues Konzept ist das also nicht. Auch Multiprozessorsysteme sind nach diesem Ansatz eine Möglichkeit die sich beliebig ausbauen lässt (und bekanntlich in vielen Anwendungen auch genutzt wird). Es gibt aber viele Anwendungen deren Code nicht so gut parallelisierbar ist bzw. mit Code in dem viele gegenseitige Abhängigkeiten verschiedener Berechnungen auftreten. Für solche Anwendungen wäre die Signallaufzeitsproblematik größer und sind derartige Lösungen weniger praktikabel.
Es kommt darauf an ob man von Marketingnamen spricht "7nm-Prozess", oder von tatsächlichen Strukturgrößen ("14 nm").
Denn echte 14 nm sind nach wie vor im Bereich von unmachbar. Die aktuellen 14nm-Chips haben reale Strukturgrößen im Bereich von 50 echten nanometern. Der "7nm-Prozess" wird dann in der Größenordnung von echten 25-40nm liegen. Unter 20 echten Nanometern ist tatsächlich aktuell nicht denkbar, selbst mit EUV nicht. Und selbst wenns herstellbar wäre sind die Tunneleffekte wohl zu groß - bei unter 20nm können wohl zu viele Elektronen einfach umherspringen wie sie wollen.
Bedenke: Die Namen der Prozesse haben mit echten Strukturgrößen nichts mehr zu tun.
Siehe auch:
https://www.3dcenter.org/dateien/abbildungen/Fertigungsnodes-im-Vergleich.png
Die klassische Maßeinheit für die Strukturgröße ist ja die Gatelänge allerdings steht diese bereits seit längerem nicht wirklich in einem Zusammenhang mit der tatsächlichen Fortschrittlichkeit eines Prozesses, bei FinFETs verliert sie auch etwas von ihrer klassischen Bedeutung.
Eine sinnvollere Maßeinheit ist wohl die Funktionseinheiten-Flächendichte die man mit einem Prozess erreichen kann also etwa 6T-SRAM-Zellen pro Quadratmillimeter o.Ä.
Hier zeigt sich das der Fortschritt bei der Verkleinerung durchaus weiter anhält auch wenn man bei der Verkleinerung heute verstärkt bei anderen Bereichen des Chips ansetzt als noch vor einigen Jahren.
hätte eher auf Alu getippt
Ich bin momentan eh durch den Wind. Ryzen bei meinem System. Freundin bekommt neu/alt sachen. Vater sein Pc hat ein nen macken 
