Intel Xeon E7: Modelle auf Ivy-Bridge-EX-Basis mit bis zu 15 Kernen und 37,5 MiByte Cache

Siehst, und genau DA ist das Problem. Du hast Mathematiker, und da verstehen nicht wirklich alle etwas von paralleler Programmierung Die sind teilweise noch in anno dazumal verhaftet...

Wobei es natürlich wie gesagt, natürlich auch da Einzelfälle gibt, wo es sinn macht. Aber das ist die absolute! Ausnahme.

Für einen 8P Server bekommste mehr als 4 2P Server... Deswegen sind die ganzen Supercomputer auch heute nur noch Cluster aus 0815 Standardhardware zum größten Teil. Da findeste so gut wie keine 4P Systeme, und schon gar nicht 8P und wenn, dann nur als Managementnode oder sowas.

Das mit den Cluster brauchst du mir nicht erzählen ich arbeite bei einer Firma, die schon mehrfach in der Top500 Liste war (und ist). Bei den Mathematikern geht es teilweise einfach um schon vorhandene Software, die man nicht so ohne weiteres parallelisieren kann. Und hast du ein Problem, welches viele kleine Jobs hat und dazwischen immer eine Synchronisation, dann arbeitet das Cluster schnell nur noch bei 50% Auslastung, obwohl mehr ginge. Aber die Ausnahme bleibts auch weiterhin.

Skysnake schrieb:

Siehst, und genau DA ist das Problem. Du hast Mathematiker, und da verstehen nicht wirklich alle etwas von paralleler Programmierung Die sind teilweise noch in anno dazumal verhaftet...

Zum Vergrößern anklicken....

Das gilt nicht nur für Mathematiker, sondern für ziemlich viele Wissenschaftszweige abseits der Informatik. Diese Leute sind nun einmal primär mit anderen Themen beschäftigt und benutzen Rechner als Werkzeug. Wenn ich mir angucke, mit was für Uraltbibliotheken z.B. Ozeanographen unterwegs sind...
Hätten die nicht glücklicherweise irgendwann aufgehört, alles direkt in Fortran zu schreiben und angefangen auf Matlab zu wechseln, so dass das Framework von außerhalb aktualisiert werden konnte, dann könnten die heute nicht nur keine Cluster sondern vermutlich nicht einmal mehrere Threads nutzen.
Und stellenweise ist dann auch nebensächlich, wieviele 2P Server du für einen 8P bekommst. Es stellt sich eher die Frage, wie viel 8P Systeme man für die Arbeitszeit bekommt, die dabei flöten gehen würde, solchen Leuten modernste Programmierkonzepte beizubringen (bzw. umgekehrt up-to-date-Programmierern beizubringen, was berechnet werden soll). Vom Neuschreiben bestehender Programme ganz abgesehen.

„Ivy Bridge-EX“ mit 15 Kernen als Intel Xeon E7 v2 nun offiziell - ComputerBase

Also doch Sockel 2011 wegen dem Memory Controller? Da muss sich dann aber wegen den 3x QPI noch was geändert haben. Kompatibel zum Desktop/Workstation 2011 ist das sicher nicht. Ich bin verwirrt

Man hat nur noch 32 PCI-E Lanes.

QPI setzt auf PCI-E auf, daher kann man wohl den selben Sockel nehmen, aber die Multi-CPU-Boards werden nicht kompatibel sein. Ist aber wohl eh egal, da man eh keinen BIOS-Support bekommen wird.

Stimmt die neuen E7 haben nur noch 32 PCI-E Lanes 3.0 und 4x PCI-E 2.0.
Von der Belegung wird sich einiges geändert habem (Speichercontroller, QPI u.a.) - also nicht kompatibel.
Intel nennt den Sockel an sich 2011-1 bzw. R1, die E5 v2 sitzen auf einem 2011-0.

Da müssen sich auch noch einige Massepins geändert haben. QPI hat, laut Wiki, 84 Kontakte für eine komplette Verbindung - 8 PCIe-Lanes kämen auf 32.
Bleiben aber noch weitere Fragen:
- wenn SB/IB-E/P auf 2011-0, IB-EX auf 2011-1 und HS-E auf 2011-3 sitzen: Was ist dann für 2011-2 geplant?
- wenn es letztlich (bis auf DMI) eine komplett neue Plattform ist - wieso kommt dann ein mechanisch identischer Sockel zum Einsatz?
- und wieso dann nicht mit mehr QPIs? 3 waren für 8-way schon immer ein Bisschen knapp.

8P Systeme sind am aussterben.

Man supported Sie halt und zieht dafür richtig fett Kohle aus den Taschen der Kunden, aber wirklich darauf designen tut Intel nicht, und das auch zu Recht.

Interessant ist aber, dass Sie wohl scheinbar nen Brückenchip wie die neuen SPARCs von Oracle(?) oder war doch Fujitsu? anbieten.

"Brückenchip"?

Ja, es soll nen XNC (?) geben, der dann sicherlich so arbeitet wie der Brückenchip bei den neuen SPARC. Halt nen fetter Crossbar

Da das dritte Bild.
A technical look at Intel's new Ivy Bridge-EX | SemiAccurate

3rd party aber. Sowas war schon zu Nehalem-Zeiten vorgesehen. (k.A., ob/welche Firmen es damals implementiert haben. Diese Leistungsklasse interessiert mich nur noch technisch, da habe ich keine Ahnung von faktischen Angeboten)

Nein, es gab bei Westmere-EX keine derartigen Systeme. Mir wären zumindest keine Bekannt. Das Maximum waren die 8P Systeme mit 6? DIMMs pro Channel.

Für AMD gab es NumaScale, da kann man auch viele Sockel in ein System integrieren, allerdings über den Umweg eines proprietären Interconnect. Das Ergebnis ist dann kein Cluster, sondern ein System mit NUMA- Speicherarchitektur. Wäre das sowas ähnliches - mit dem Brückenchip?

Vermutlich. Die Interconnects auf Hardware-Ebene sollten jedenfalls einen vereinheitlichten Speicherbereich gegenüber dem Betriebssystem ermöglichen.
Fraglich ist natürlich, in wie weit dies bei einer deutlichen Steigerung der Kernzahlen auch sinnvoll ist. Nur weil sich das System ähnlich verhält, wie mit direkter QPI-Anbindung, hat es ja noch lange nicht dessen Bandbreite oder Latenzen. Da dürfte man schnell an einen Punkt kommen, an dem es für 99,9% der Aufgabengebieter sinnvoller ist, Investitons- und Betriebskosten in einen Cluster mit schnellen LAN-Interconnects zu investieren, dessen Nodes deutlich einfacher ausfallen können. Bei den Westmere 10*2,4 GHz kosten die 8-Wege-Modelle schon 500 € mehr, als die 2-Wege. Statt 16 8-Wege-CPUs in einem System kann man also auch 18 2-CPUs in 9 Systemen kaufen. Berücksichtigt man die sicherlich extrem teuren Boards mit derartigen 3rd Party Interconnects (schon bei den normalen wird es oberhalb von 2 Wege ja schnell richtig teuer, vor allem wenn das ganze noch mit ordentlich Speicher und -bei IB- eventuell sogar PCIe-Geräten bestücken möchte), sind sicherlich auch 20-22 drin. Die kann man dann zwar mangels Verbindung nicht so gut ausnutzen - aber durch die höhere Gesamtleistung kann man sich eine geringere Auslastung halt auch erlauben bzw. direkt mit niedrigeren Taktraten/kurzen Schlafphasen dafür sorgen, dass auch der Stromverbrauch des (leichter, stromsparender zu kühlenden) Clusters mithalten kann.
Da sich der saftige Preisaufschlag für die RAS-Features der E7 ohnehin für Systeme anbietet, die eine sehr große Anzahl an Kunden/Nutzern/... zuverlässig bedienen müssen, werden wohl nur sehr wenige Käufer Interesse an einem teureren xx-Wege-Systeme zeigen. (möglicherweise der Grund dafür, dass die Möglichkeit bei So1567 (quasi?) nicht genutzt wurde)

Och die wurde schon genutzt bei Westemere-EX, der Markt ist eben nur sehr klein. Niemand hat Geld zu verschenken

MAn kauft sich son Ding wirklich nur, wenn man es wirklich braucht, und das ist eben auf der einen Seite RAS und auf der anderen Abartige RAM-Mengen. Für was anderes nimmt man son Teil nicht. Wenn mans aber wirklich braucht, ist man auch bereit die Kohle dafür hin zu legen. Man hat eh keine Alternative.