AW: Samsung über PCI-Express, Zukunft und Probleme der SSD-Flash-Speichertechnik
Ich frage mich aus welchem Grund sich die Lebensdauer der Flash Speicherzellen reduziert, wenn sie in niedrigeren nm Prozessen produziert wird. Aus welchem Grund vertragen diese Chips geringere Schreibzyklen? Ich verstehe den technischen Aspekt der dahinter steht nicht. Ich würde mich freuen wenn mir das jemand erläutern könnte!
Abseits aller bildlichen Vergleiche, die beim Verständnis der technischen Aspekte nicht wirklich weiterhelfen, würde ich es so erklären:
"Flash" ist wörtlich zu nehmen. Die Informationsspeicherung bei Flash nutzt Ladung (oder deren Abwesenheit) auf einem "Floating Gate", dass
eigentlich auf allen Seiten vollständig isoliert ist - sonst würde die Ladung ja einfach abfließen und damit auch die Speicherinformation verloren gehen (ein Vergleich mit flüchtigem DRAM bietet sich an). Aber: "Eigentlich", denn irgendwie muss man die Ladung ja erstmal dahin bekommen, wenn man den Speicher beschreibt. Und da wird dann eben wort-wörtlich "geflasht" und Spannungen angelegt, die in jedem normalen Chip als Überlastung zählen und nach kürzester Zeit zum Durchbrennen führen würden. Bei einer dafür ausgelegten Flash-Speicherzelle gilt das im Prinzip auch - nur eben nicht nach "kürzester", sondern nach längerer Zeit. Je kleiner die Zelle aber werden soll, desto feiner werden auch die Elemente, die diese Belastung verkraften sollen.
(und um so feiner werden auch die Strukturen, die den Strom ranschaffen sollen. Ich weiß nicht, was aktuelle Zellen als Spitzenspannungen nutzen, aber auf Wiki wird normalerweise das 2-3 fache der Grundspannung genannt. Selbst wenn die aktuellen Zellen mit grenzwertig niedrigen 0,8 V im Lesebetrieb arbeiten, würden beim Schreiben als 2,4 V durch den Chip geleitet werden. Bei 20 nm Strukturgröße
).
Verschärfend kommt hinzu: Um die Kapazität so schnell zu steigern, wie der Markt es verlangt, ist man mitlerweile fast vollkommen von SLC auf MLC gewechselt und setzt zunehmen auf TLC. Die Namen sind Programm: Single-Level-Cells kennen nur ein Niveau pro Zelle neben "0" - also nur Ladung oder keine Ladung, ein Bit wird gespeichert. Bei Multi-Level sind es schon drei Zustände über der Null, die so zwei Bits in allen Kombinationen (Bit 00 = Level 0, Bit 01 = Level 1, Bit 10 = Level 2, Bit 11 = Level 3) repräsentieren und Triple-Level mit drei Bit pro Zelle muss ganze 8 unterschiedlich große Ladungsniveaus unterscheiden können, was somit sehr hohe Anforderungen an die Schreibpräzision und die Isolation des Floating Gates stellt. Wird die Isolierende Schicht durch die ständigen Spannungsspitzen hier auch nur ein bißchen reduziert, kann bereits ein geringer Ladungsabfluss aus Level 7 (Bit 111) ein Level 6 (Bit 110) machen - und die Zelle ist für die zuverlässige Datenspeicherung nicht mehr zu gebrauchen.
Zum Thema SSD mit Pci-Express Steckplatz:
Ich konnte vor knapp 2 Jahren mal ein OCZ Revodrive der 1. Generation (max. 750 MB/s) ein paar Monate testen. Die Performance war schon gigantisch. Leider war die Ausfallrate auch so hoch. Mein Bruder konnte das Teil, bedingt durch Kompatibilität, auch nur auf bestimmten Brettern verwenden - bis Sie eben in der Garantiezeit ausgefallen ist.
Also ich konnte auch mal die kleinste Ausführung testen. Und abgesehen von den Kompatibilitätsproblemen habe ich bei den mir spontan in den Sinn kommenden Benchmarks sowie der allgemeinen Bedienung keinen Unterschied zu normalen SSDs bemerkt - in vielen Fällen nicht einmal zu meinem HDD-RAID. Nur beim booten war es sehr flott.
Zurück zum Artikel: Samsung über PCI-Express, Zukunft und Probleme der SSD-Flash-Speichertechnik
.gif "sm_B-) :-)")
,
Aber damit wollte ich sagen, dass es dem Transistor ähnlich ergeht, je häufiger man die Spannung anlegt.
. Bzw hatte ich vorher auch nie wirklich drüber nachgedacht.
