Intel Sapphire Rapids: Die-Shots der MCM-Module gesichtet

[PCGH-Redaktion]

Jetzt ist Ihre Meinung gefragt zu Intel Sapphire Rapids: Die-Shots der MCM-Module gesichtet

Im Internet sind erste Die-Shots von Sapphire Rapids aufgetaucht. Man erkennt gut die vier Module, aus denen sich die CPUs zusammensetzen. Im besagten Fall waren es 15 Kerne pro Modul; es soll aber auch welche mit 20 pro Modul geben.

Bitte beachten Sie: Der Kommentarbereich wird gemäß der Forenregeln moderiert. Allgemeine Fragen und Kritik zu Online-Artikeln von PC Games Hardware sind im Feedback-Thread zu veröffentlichen und nicht im Kommentarthread zu einer News. Dort werden sie ohne Nachfragen entfernt.

Zurück zum Artikel: Intel Sapphire Rapids: Die-Shots der MCM-Module gesichtet

 

[Rollora]

immer her damit. Also mot neuen Prozessoren und Ideen, nicht, dass ich SR kaufen würde, sber Intel hat lsnge genug geschlafen

 

[gerX7a]

"Intel soll bereits seit Ende 2020 Samples von Sapphire Rapids an seine Partner schicken."

Bevor es hier zu Missverständnissen kommt aufgrund des "Samples". Intel gedenkt Sapphire Rapids SP bereits ab Ende des Jahres als fertiges Produkt an ausgewählte Kunden auszuliefern, der VolumeRamp soll jedoch erst in 1Q22 vollzogen werden.
Als "Sample" an seine Partner (bspw. die großen OEMs) ausgeliefert wird Sapphire Rapids SP bereits seit Ende letzten Jahres.

 

[SFVogt]

Eigenartige Kernanzahl pro diesem Tile, so kommt man visuell und nicht mal an die seit Jahren erhältlichen Modelle von AMD ran, erst recht nicht wenn dazu noch Kerne pro Tile deaktiviert werden. Selbst mit 20Kernen pro Tile kommen Sie nur auf 80 maximal, ob das reichen wird gegen die angeblich angestrebten 96 AMD Kerne? Es bleibt spannend, was die jeweiligen aktuellen Techniken in der kommenden Gen ermöglichen werden.

 

[PCGH_Torsten]

Gegen 96 wird es je nach Szenario knapp, aber wenn man die Planungen Intels und die vorliegenden Zahlen zu vorgänger-Architekturen heranzieht, könnte die IPC 30 Prozent über Zen 3 liegen und die Vernetzung der Kerne untereinander ist definitiv besser. Das ist gegen 64-Kerner kein schlechter Ansatz. Zudem hatte Intel bislang die leistungsfähigeren Sockel-Sockel-Interconnects und Sapphire Rapids wird viermal so viele CPUs pro System unterstützen wie Epyc. Also an der möglichen Kernzahl respektive Systemgesamtleistung pro Takt sollte es definitiv nicht scheitern.

Die großen Unbekannten sind Takt und Verbrauch – wenn die extrem breiten Kerne bei gleichem Energieumsatz langsamer als Epycs laufen, könnte Intel in der von AMD ignorierten HPC-Nische mit besonders vielen Einheiten pro Node stecken bleiben und im umsatzträchtigen Single- und Dual-Sockel-Markt weiterhin die zweite Geige spielen.

 

[4thVariety]

Macht auf mich auch eher den Eindruck eines Serverprozessors. Da beeindruckt AMD ja weniger mit der Anzahl der Kerne, als viel mehr mit der Anzahl der PCIe Lanes die schon in einem niedrigen Preissegment zur Verfügung stehen.

Ist ja jetzt schon so, dass der Flaschenhals in der IT der meisten Unternehmen nicht die Rechenleistung der Serversysteme ist, sondern die Datenbandbreite (Nicht nur nach außen ins Neuland, sondern auch nach innen). Nützt ja nix, wenn die Auslastung der CPU auf dem Datenbankserver von 10% auf 5% gedrückt wird weil der neue Xeon schneller ist, während das Backup der virtuellen Maschine immer noch eine Stunde dauert weil die PCIe Lanes und der Massenspeicher dahinter stagnieren.

Ein Epyc 7251 kostet vielleicht 500€ und hat 128 PCIe Lanes. Dann hat er halt nur 8 Kerne und 16 Threads, der soll ja auch keine Simulation antreiben, sondern ein Datengrab sein auf das Dateien geschaufelt werden und dazu ist der 7251 schnell genug. Für den gleichen CPU Preis könnte man auch einen Xeon Silber 4210 kaufen, der vielleicht ein wenig schneller rechnet je nach Anwendung, vielleicht nicht, aber halt nur 48 PCIe Lanes unterstützt. Ein System das als Datengrab mit NVMEs und 10Gbit Netzwerkkarten zugestopft wird, kommt da früher an sein Limit.

16 Kerne weniger als AMD müssen kein Beinbruch sein, wenn der Rest des Systems passt. Stoßen ja Gamer heute schon mit mehreren M.2 Laufwerken an die PCIe Limits ihrer Systeme, das geht vielen Firmen noch viel schlimmer.

 

[Bärenmarke]

Gegen 96 wird es je nach Szenario knapp, aber wenn man die Planungen Intels und die vorliegenden Zahlen zu vorgänger-Architekturen heranzieht, könnte die IPC 30 Prozent über Zen 3 liegen und die Vernetzung der Kerne untereinander ist definitiv besser.

Bei der IPC muss man erstmal sehen, was sie da überhaupt liefern können. Aktuell liegen sie ja hinter AMD zurück bzw. wird der Gegenspieler dann doch auch eigentlich eher Zen4 sein? Und der wird auch noch einiges an IPC drauf packen, dazu der gestackte Cache, da kann man gespannt sein wie das dann letztlich ausschauen wird.

 

[gerX7a]

Eigenartige Kernanzahl pro diesem Tile, so kommt man visuell und nicht mal an die seit Jahren erhältlichen Modelle von AMD ran, erst recht nicht wenn dazu noch Kerne pro Tile deaktiviert werden. Selbst mit 20Kernen pro Tile kommen Sie nur auf 80 maximal, ob das reichen wird gegen die angeblich angestrebten 96 AMD Kerne? Es bleibt spannend, was die jeweiligen aktuellen Techniken in der kommenden Gen ermöglichen werden.

Du verwirrst, denn du widersprichst dir bereits selbst, da du ja erkannt hast, das theoretisch (und praktisch?) bis zu 80 Kerne möglich sind und damit bereits deutlich mehr als bei Zen3, zudem mit einer deutlich erhöhten IPC und auch noch lange vor Zen4.

Macht auf mich auch eher den Eindruck eines Serverprozessors. Da beeindruckt AMD ja weniger mit der Anzahl der Kerne, als viel mehr mit der Anzahl der PCIe Lanes die schon in einem niedrigen Preissegment zur Verfügung stehen. [...]

Verwirrung die Zweite: Das IST eine Server-CPU. Konkret teilt Intel die Xeon's nun anscheinend in den unteren bis mittleren Bereich basierend auf Ice Lake SP auf und darüber wird Sapphire Rapids SP rangieren (und Cooper Lake SP ablösen).
Darüber hinaus "beeindruckt weniger durch Kerne" bei AMD: Da würde dir so mancher widersprechen, da das ein derzeit herausragendes Feature ist, insbesondere bei 1S/2S-Systemen. Etwas überraschend, dass es das auf einmal bei AMD nun nicht mehr sein soll?
Am I/O ist bei AMD übrigends schon länger nichts mehr so außergewöhnlich. Beispielsweise der Q80-33 bietet genau so viele Lanes (als 2S gar mehr als die AMD-Plattform) und die CPU kann leistungstechnisch selbst mit dem größten Milan konkurrieren und ist gar noch deutlich günstiger.
Hier werden sich beide x86-Hersteller warm anziehen müssen und man darf gespannt sein, wie sie das zu kontern gedenken, denn absehbar werden auch die bevorstehenden 2022er-Produkte kein leichtes Spiel gegen die ARM-Konkurrenz haben. Bereits der noch in diesem Jahr kommende M128-30 wird Milan bereits deutlich übertreffen und dessen für 2022 vorgesehener 5nm-Nachfolger Siryn, der ab da selbstentwickelte ARM-Kerne verwenden wird, wird zweifellos noch einmal eine gehörige Schippe drauflegen können.

... wird der Gegenspieler dann doch auch eigentlich eher Zen4 sein?

Nein, der "Gegenspieler" zu Sapphire Rapids wird erst mal Milan und ein möglicher Milan+/X sein. Zen4 kommt allem Anschein nach erst spät in 2022, während Sapphire Rapids SP bereits ab diesem Jahresende ausgeliefert wird und seinen VolumeRamp in 1Q22 haben wird, also lange bevor Zen4 verfübar wird.
Zen4/Genoa wird sich mit dessen Nachfolger messen müssen, möglicherweise Emerald Rapids, wenn ich das richtig in Erinnerung habe, der die Eagle Stream-Plattform weiternutzen wird. (Danach folgen dann Granite Rapids und dann Diamond Rapids.)

Zur IPC: Nimmt man die SPEC-Werte von AnandTech und normalisiert die auf GHz, dann dürfte Golden Cove keine Probleme haben mit Zen3 mindestens gleichzuziehen, denn hier werden aktuell bis zu 20 % Zugewinne kolportiert (was dafür sogar mehr als ausreichen würde).
Die wesentliche Frage wird hier sein, mit welchem mittleren Takt man diese CPUs betreiben können wird, denn vermutlich wird der eingefahrene N7 auch weiterhin einen leichten Effizienzvorteil ggü. den nun neu verwendeten 10nm Enhanced SuperFin (10nm+++) haben.

Eine für HPC interessante Frage könnte auch sein, welchen Einfluss der Prozesswechsel bzgl. AVX2/AVX-512 haben wird. Eine so weite Taktreduktion wie bisher ist möglicherweise nicht mehr erforderlich mit 10nm+++ und darüber hinaus bestünde auch die Möglichkeit, dass Intel ggf. das statische Taktverhalten aufhebt und grundsätzlich an die thermischen Sensoren koppelt, wie es auch AMD schon bei Zen2 macht. Hier gibt es keine statische Taktreduktion, aber auch hier drosseln die CPUs/Kerne den Takt, wenn der AVX2-Workload zu hoch wird, abhängig vom thermischen Budget.

 

[Bärenmarke]

Nein, der "Gegenspieler" zu Sapphire Rapids wird erst mal Milan und ein möglicher Milan+/X sein. Zen4 kommt allem Anschein nach erst spät in 2022, während Sapphire Rapids SP bereits ab diesem Jahresende ausgeliefert wird und seinen VolumeRamp in 1Q22 haben wird, also lange bevor Zen4 verfübar wird.

Nö, wenn ich etwas release, welches zeitnah von der Konkurrenz gekontert wird orientiert man sich eher am neuen Produkt als am alten. Zen 3 wird bis zum erscheinen auch schon 1 Jahr ausgeliefert, von daher wäre es eher peinlich, wenn man da nicht mithalten könnte, dann könnte man es nämlich auch gleich lassen mit dem Release.
Aber mal wieder sehr amüssant wie du bei intel genau weißt, wann sie das Releasen werden und bei AMD immer so skeptisch bist. Nur mal so als Info für dich, im Q4 kann AMD auch schon Zen3 mit stacked Vram produzieren und Ende von Q4 auch an den Mann bringen.

Zen4/Genoa wird sich mit dessen Nachfolger messen müssen, möglicherweise Emerald Rapids, wenn ich das richtig in Erinnerung habe, der die Eagle Stream-Plattform weiternutzen wird. (Danach folgen dann Granite Rapids und dann Diamond Rapids.)

Wieso muss sich Zen4 mit dem Nachfolger messen, wenn beides in 2022 erscheinen wird?

Zur IPC: Nimmt man die SPEC-Werte von AnandTech und normalisiert die auf GHz, dann dürfte Golden Cove keine Probleme haben mit Zen3 mindestens gleichzuziehen, denn hier werden aktuell bis zu 20 % Zugewinne kolportiert (was dafür sogar mehr als ausreichen würde).

Das sehen wir dann, wenn es soweit ist, ob man wirklich mithalten kann und auch bei welchem Verbrauch das letztendlich sein wird, da dies nicht unwichtig ist.

Die wesentliche Frage wird hier sein, mit welchem mittleren Takt man diese CPUs betreiben können wird, denn vermutlich wird der eingefahrene N7 auch weiterhin einen leichten Effizienzvorteil ggü. den nun neu verwendeten 10nm Enhanced SuperFin (10nm+++) haben.

Wie man am Sprung von RDNA zu RDNA 2 sehen kann, ist es nicht nur die Fertigung, sondern auch die Architektur. Von daher braucht man den Effizienzvorteil nicht den 7nm zuschreiben, hieß doch immer 10nm von intel wäre gleichwertig, wenn nicht sogar einen ticken besser.

Eine für HPC interessante Frage könnte auch sein, welchen Einfluss der Prozesswechsel bzgl. AVX2/AVX-512 haben wird.

Ist halt eher die Frage ob AVX2 in den meisten Anwendungen so der entscheidende Faktor ist. Bei uns werden vor allem auch wegen dem Spectre Debakel mittlerweile keine Server mehr mit intel CPUs an Kunden ausgeliefert, ist zwar nicht unser Hauptgeschäft, aber wenn den Kunden die Performance an den Managementsystemen ausgeht und man dadurch einen Haufen Ärger hat ist das ziemlich uncool. Die sollten eher mal schauen wieder mehr Vertrauen aufzubauen Finde ich sogar wichtiger wie 10% schneller als die Konkurrenz zu sein.

 

[PCGH_Torsten]

Bei der IPC muss man erstmal sehen, was sie da überhaupt liefern können. Aktuell liegen sie ja hinter AMD zurück bzw. wird der Gegenspieler dann doch auch eigentlich eher Zen4 sein? Und der wird auch noch einiges an IPC drauf packen, dazu der gestackte Cache, da kann man gespannt sein wie das dann letztlich ausschauen wird.

Man sollte bei Intel nie darauf wetten, dass ein Produkt erscheint und erst recht nicht darauf, dass es mit angemessenen Abstand einen deutlich besseren Nachfolger erhält. Aber nach aktuellem Gerüchtsstand wird sich Sapphire Rapids rund ein Jahr am Markt austoben können, ehe Genoa erscheint. Wie AMD bis dahin reagiert, wird sich zeigen. Allgemein abraten kann ich von Überlegungen nach dem Muster "IPC und dazu ...", außer wenn "..." für "Takt" steht. Aber alles andere ist in der IPC schon mit drin und nur selten geben Gerüchte an, ob ihre Leistungsversprechen aus einer konkreten Teiltechnologie resultieren, zu der noch etwas dazu kommt.

Verwirrung die Zweite: Das IST eine Server-CPU. Konkret teilt Intel die Xeon's nun anscheinend in den unteren bis mittleren Bereich basierend auf Ice Lake SP auf und darüber wird Sapphire Rapids SP rangieren (und Cooper Lake SP ablösen).

Sapphire Rapids wird Single- bis Quad-Sockel abdecken, also sowohl ICL-SP als auch COL-SP ablösen. Nur bei letzterem ist es halt dringender. Offen ist noch, ob Intel auch CSL ablöst, was noch dringender wäre. Mit 20 oder gegebenenfalls nur 16 Kernen pro Tile könnte man bis an die Grenze zu ADL skalieren.

Am I/O ist bei AMD übrigends schon länger nichts mehr so außergewöhnlich. Beispielsweise der Q80-33 bietet genau so viele Lanes (als 2S gar mehr als die AMD-Plattform) und die CPU kann leistungstechnisch selbst mit dem größten Milan konkurrieren und ist gar noch deutlich günstiger.

Wenn die Lanes nur für die Anbindung benötigt werden und die CPU mangels Leistung nur noch als PCI-E-Switch dient, kann man auch gleich einen eben solchen nur ohne x86-Kerne nehmen. Gigabyte verkauft z.B. Racks mit 40 ×16-Slots = 640 Lanes, ausgehend von zwei Xeons. Ein Epyc wäre zwar die naheliegendere Grundlage, aber letztlich macht die CPU bei so einem System ohnehin nur noch einen winzigen Teil der Kosten aus, sodass die Gesamtkalkulation schnell anders ausfällt, als man von außen erwarten würde.