AMD Big Navi: GPU mit Infinity Cache?

[PCGH-Redaktion]

Jetzt ist Ihre Meinung gefragt zu AMD Big Navi: GPU mit Infinity Cache?

Es gibt wieder neue Gerüchte zur Big-Navi-GPU von AMD, die in der Radeon-RX-6000-Serie verwendet werden soll. Diesmal geht es um einen internen Cache der GPU für das High-End-Modell RX 6900.

Bitte beachten Sie: Der Kommentarbereich wird gemäß der Forenregeln moderiert. Allgemeine Fragen und Kritik zu Online-Artikeln von PC Games Hardware sind im Feedback-Thread zu veröffentlichen und nicht im Kommentarthread zu einer News. Dort werden sie ohne Nachfragen entfernt.

Zurück zum Artikel: AMD Big Navi: GPU mit Infinity Cache?

 

[RedVapor]

Mal schauen was das bringt. Klingt erstmal intetessant, hoffe nur dass die Entwickler das nicht extra beim programmieren berücksichtigen müssen. Ansonsten wird das nur in wenigen Spielen umgesetzt.

 

[Da_Obst]

Mal schauen was das bringt. Klingt erstmal intetessant, hoffe nur dass die Entwickler das nicht extra beim programmieren berücksichtigen müssen. Ansonsten wird das nur in wenigen Spielen umgesetzt.

Wenn, dann wird das wohl vom Treiber veranlasst werden. Da wird im Hintergrund abgeprüft welche Konfig besser läuft und dann dementsprechend umgestellt.

 

[gerX7a]

Mal schauen was das bringt. Klingt erstmal intetessant, hoffe nur dass die Entwickler das nicht extra beim programmieren berücksichtigen müssen. Ansonsten wird das nur in wenigen Spielen umgesetzt.

Vorerst sollte man erst einmal von einem Nullsummenspiel ausgehen, denn der primäre Zweck des Cache ist hier die Einsparungen beim SI zu kompensieren. Ob der Cache darüber hinaus einen zusätzlichen Mehrwert bieten wird, wird interessant zu beobachten sein. Am Ende ist das jedoch nicht übermäßig interessant, da schlussendlich nur die Gesamtleistung ausschlaggebend ist, also wie viele Fps zaubert das Design in konkreten Workloads auf den Schirm. - Anfang November wirds auf jeden Fall interessant werden ...

 

[Pu244]

AMD möchte mit diesem Cache offenbar das Speicherinterface halbieren. Ob das gelingt ist fraglich und AMD hat ja durchaus ein Talent bei innovativen Ansätzen in Klo zu greifen (man denke nur an HBM oder die FX Serie). Als negatives Beispiel könnte die X-Box One gelten, da hat der Cache in der GPU ja wenig genutzt. Das positive Beispiel wären die Intel IGPs, die Iris Pro zählt ja zu den schnellsten IGPs.

Man wird sich wohl überraschen lassen müssen.

 

[Ganjafield]

In letzten Satz des Artikels steht das falsche Grafikkarten Modell.
Würde wohl eher 3070ti passen. Denn ich wette AMD kommt nicht ganz an die 3080 ran. Auch wenn es vielleicht knapp wird. Lasse mich aber gerne positiv überraschen.
Die 3090 ist ja keine wirkliche High-End Consumer Karte. Sagt sogar Nvidia selbst. Daher würde ich die nicht mal dazu zählen.

 

[Zatoichi1]

Naja, die werden das nicht aus Langeweile gemacht haben, es wird sicher etwas bringen. Viele hier glauben einfach, das alles was "die Lederjacke von Oz" bringt der shit ist und AMD der dumme Bauer vom Acker. Die Treiber sind das einzige, worum ich mir bei AMD sorgen mache, meiner 5700XT stürzt der Treiber Immernoch ständig ab und das seit vielen Treibern...

 

[gerX7a]

@Ganjafield: Die Frage ist, wie ernst die vermuteten bis zu 2,2 GHz Takt sind? Ist das mehr als ein theoretischer Peak-Takt, dann sollte BigNavi durchaus mit einer 3080 konkurrieren können.

 

[Phobos001]

AMD möchte mit diesem Cache offenbar das Speicherinterface halbieren. Ob das gelingt ist fraglich und AMD hat ja durchaus ein Talent bei innovativen Ansätzen in Klo zu greifen (man denke nur an HBM oder die FX Serie). Als negatives Beispiel könnte die X-Box One gelten, da hat der Cache in der GPU ja wenig genutzt. Das positive Beispiel wären die Intel IGPs, die Iris Pro zählt ja zu den schnellsten IGPs.

Man wird sich wohl überraschen lassen müssen.

Also wo HBM ein Griff ins Klo war, müsstest du mir an dieser Stelle einmal erläutern.
Gerade im professionellen/industriellen Einsatz hat sich dieser doch mehr als bewährt ?
Auch das die Iris Pro IGP die "schnellsten" sein sollen halte ich für fraglich.
Der Ansatz des Infinity Caches ist interessant,wir werden sehen ob AMDs Plan damit aufgeht.

 

[Edelhamster]

Zwei Riesenvorteile die ich beim neuen Designansatz sehe:
1) Die einzelnen CU´s in den beiden GPU-Clustern sind deutlich variabler einsetzbar und seltener durch festzugeordnete L1 Cache-Größen limitiert. (shared L1 für alle CU´s zusammen)

2) Durch den InfinityCache (ein vermutlich wahnsinnig großer L2 Cache) , müssen viel weniger Anfragen der einzelnen CU´s auf den verhältnismäßig langsamen VRAM in Form von GDDR/HBM zugreifen. (extreme Latenzvorteile)

Dass es sich bei BigNavi um die voraussichtlich erste MCM-GPU handelt, die auf zwei (in Ihrer CU-Anzahl variablen) GPU-Clustern basiert, welche über einen Fabric/Crossbar miteinander kommunizieren können, scheint durch das Patent ebenfalls nahezu als bestätigt.
Wer hätte seiner Zeit gedacht, dass an dieser Skizze mehr dran ist als gedacht?

Die Frage haben wir im RDNA2/BigNavi Laberthread damals aber gestellt - warum reagiert ein Frank Azor auf sowas?

Am Ende gehe ich mal vorsichtig davon aus, dass BigNavi durch die entsprechenden Änderungen Ihre theoretische Leistung bedeutend öfter vollständig auf die Straße bringen kann, als beispielweise Ampere mit seinem Aufbau, und natürlich ältere Radeon-Karten.

 

[warawarawiiu]

Nunja, da die 3090 sowieso laut Nvidia nicht vor Ende 2020 verfügbar ist, bin ich sowieso zum warten verdonnert.
Dann wirds am Ende vielleicht eine AMD Karte....die letztendlich vielleicht sogar billiger UND besser ist.

Wird SEHR interessant.
Solange MUSS ich jetzt sowieso warten.
Zum Glück kommt zwischendurch ja noch die PS5

 

[Tolotos66]

Mal ne Frage in die Runde:
Könnte dann nicht wieder ein Multi-GPU-Design auf einem PCB in greifbare Nähe rücken?
Dann ohne die Nachteile von CF/SLI?
Eine mögliche und konsequente Weiterentwicklung von einer "Ryzen-GPU"?
Gruß T.

 

[gerX7a]

[...] Dass es sich bei BigNavi um die voraussichtlich erste MCM-GPU handelt, die auf zwei (in Ihrer CU-Anzahl variablen) GPU-Clustern basiert, welche über einen Fabric/Crossbar miteinander kommunizieren können, scheint durch das Patent ebenfalls nahezu als bestätigt. [...]

Dass es sich bei RDNA2 um ein MCM-Design handelt ist mehr als unwahrscheinlich. Bei der grafischen Gruppierung geht es lediglich um CU-Cluster, denen zusammen nur eine bestimmte Anzahl an Cache-Lines zur Verfügung steht. RDNA2 wird aller voraussicht nach ein klassisches, monolithisches Desing sein. Bei AMD und nVidia kann man erst Ende 2021 bzw. eher 2022 mit MCMs rechnen.

Mal ne Frage in die Runde:
Könnte dann nicht wieder ein Multi-GPU-Design auf einem PCB in greifbare Nähe rücken?
Dann ohne die Nachteile von CF/SLI?
Eine mögliche und konsequente Weiterentwicklung von einer "Ryzen-GPU"?
Gruß T.

Das ist doch das, woran Intel gerade mit Xe arbeitet. Die Architektur ist grundlegend auf eine aufgeteilte Struktur ausgelegt und vor ein, zwei Monaten präsentierte man doch bereits ein Xe-HP-Design für das Datacenter, das vier Compute-Tiles zusammenfasst und 40 echte FP32-TFlops lieferte (Verbrauch etc. jedoch noch unbekannt, da nur eine Labordemonstration), aber das ist genau der Ansatz von Xe.
Xe-HPC "Ponte Vecchio" wird bspw. aus 16 Compute-Tiles bestehen, wobei dieses Design nur für HPC-Workloads vorgehesen ist (Datacenter und Supercomputer). Bei der für Consumer relevanten HPG darf man hoffen, dass Intel auch hier Multi-Tile-Designs bieten wird, womit sie überaus gut die Leistung skalieren können. Da für diese als Fertigung allem Anschein nach TSMCs N6 genutzt werden wird, darf man auch auf recht effiziente Chips hoffen, d. h. bspw. ein 2-Tile-Design sollte im HighEnd möglich sein (hier in Verbindung mit GDDR6 laut Intel).

 

[Kosi]

In letzten Satz des Artikels steht das falsche Grafikkarten Modell.
Würde wohl eher 3070ti passen. Denn ich wette AMD kommt nicht ganz an die 3080 ran. Auch wenn es vielleicht knapp wird. Lasse mich aber gerne positiv überraschen.
Die 3090 ist ja keine wirkliche High-End Consumer Karte. Sagt sogar Nvidia selbst. Daher würde ich die nicht mal dazu zählen.

Also weil du wettest, dass AMD nicht ganz an die 3080 rankommen wird, steht da also das falsche Modell?^^
Bisher hat man einfach noch zu wenig Informationen, sodass sie in Konkurrenz zur 3080 erwartet wird...weiterhin wurde deine 3070ti noch nicht mal angekündigt, also warum sollte man diese bitte dort nennen? Selbst, wenn Big Navi 10 Prozent langsamer als die 3080 wär und dafür 15-20 Prozent weniger kosten würde, stände sie in Konkurrenz zur 3080.

 

[Edelhamster]

@gerX7a Weiß ich nicht genau, zwei über einen Fabric miteinander kommunizierende eigenständige CU-Cluster kann man vllt schon als Multichip-Design auslegen. Auch wenn in einem äußerlich monolitischen-Design zusammengefasst und somit anders als zunächst erwartet.
Wir sind mindestens auf dem Weg

 

[gerX7a]

Wenn es ein monolithischer Chip ist, ist es ein monolithischer Chip und kein MCM
Ist für AMD dieses Jahr noch zu früh und ressorucentechnisch zu knapp. Letztere dürften derzeit eh bei CDNA liegen, das eher ein MCM werden könnte (vielleicht aber auch hier erst CDNA2?), aber zweifelsfrei nicht RDNA2.
RDNA2 ist schlicht die Konsolen-IP, erweitert mit einem großen L2 um HBM vermeiden und gleichzeitig auch noch das GDDR-SI verkleinern zu können. Wie die Architektur darüber hinaus performen wird, wird man erst mal abwarten müssen ...

 

[leonMontana]

Der Vorteil wäre auch bei einer APU, wonach man mit schlechter Bandbreite(DDR4/5) halbwegs gute Ergebnisse erzielen könnte. Sprich, eine Art Universallösung, zudem bleiben die Grundinformationen von RT direkt OnBoard, wonach man sich auch die Bandbreite zum Teil sparen kann, da RT Bandbreite verlangt.

 

[Snowhack]

Der 256er Anbindung stehe ich skeptisch gegen über und wird zu einem Problem werden in höheren Auflösungen.
Ob sich AMD da wirklich was gutes tut glaub ich ja nicht wirklich dran.

 

[gerX7a]

@leonMontana: Eher weniger, denn das kostet Waferf-Fäche und auch beträchtlichen Strom. Den L3 der Zen2-Kerne in Renoir hat man nicht zum Spaß geviertelt und die kolportierten 128 MiB L2 dürften in 7 nm etwa 100 - 130 mm2 Wafer-Fläche ausmachen.

 

[bschicht86]

Falls der die Mehrleistung von Zen3 zum Großteil aus dem wieder zusammengelegten L3-Cache stammt, denke ich schon, dass ein Infinity Cache bei RDNA2 einen positiven Effekt haben kann.

Ich hoffe nur nicht, dass der per Treiber immer am funktionieren gehalten wird, denn dann siehts wohl nicht so rosig aus.