Ich blick da grad bei den PCI-E Schnittstellen nicht durch. Wie ist das, wenn man eine Graka auf dem PCI-E 3.0 x16 Port betreibt und dazu ne PCI-E SoKa ?
Inwiefern entstehen dort Veränderungen und ist dabei das gleichzeitige Nutzen des M2 Ports möglich ? Wenn ja, mit oder ohne Einschränkungen ?
Die beiden Slots für Grafikkarten (ersten und zweiter PCIe x16) sind unabhängig vom Rest mit x16/x0 oder x8/x8 unterwegs.
Beim Rest bin ich mir auch noch nicht 100% sicher, aber laut Mark scheint es möglich zu sein, den zweiten x1 Slot und M.2 zeitgleich zu nutzen (aber sonst nichts). Die Asus-Produktbeschreibung sagt dagegen, dass alle x1 deaktiviert werden, wenn M.2 genutzt wird. Beide sagen, dass alle deaktiviert werden, wenn der untere mechanische x16 im x4 Modus läuft, laut Asus wird dann auch der M.2 deaktiviert.
Für mich bedeutet das:
4 Slots in x1 sind möglich, ohne M.2
1 Slot in x4 ist möglich, ohne M.2
M.2 ist entweder mit 1x x1 (im mechanisch x16, laut Asus) möglich oder mit 2x x1 (zusätzlich der zweite x1, laut Mark) möglich. Ersteres wird von Seite 26 des zitierten Handbuches unterstützt (S.25 sind die Interrupts, hier egal): Demnach wanern zwei Lanes von den x1 zum M.2, die vom dritten x1 wird vom mechanischen x16 für einen x2 Betrieb genutzt. Es macht aber keinen Sinn, dass eine mit dem anderen zu koppeln. Wenn das Board so verschaltet ist, wären die Modi M.2 + x1 + x1 (im x16) sowie x1 + x1 + x2 (im x16) nur eine Frage des BIOS.
Ohnehin muss man noch sagen: Asus scheint einen M.2-Slot mit M-Kodierung zu verbauen. Das bedeutet eigentlich Unterstützung für 4 Lanes - wofür dann alle Slots deaktiviert werden müssten, wovon niemand berichtet. Weitere Merkwürdigkeit: Die verbauten Splitter reichen nur aus, um 4 Lanes zwischen je 2 Positionen hin- und her zu schalten. Bei obiger Auflistung haben aber mindestens zwei Lanes mehr als zwei mögliche Endpositionen, wofür man einen weitere Splitter bräuchte.
Und die Krönung: Asus verbaut neben diesen 4 Lanes für 5 Slots scheinbar nur einen SATA-Controller und einen LAN-Port, was insgesamt 6 Lanes ergeben würde. Der Chipsatz hat aber 8
(erwähnte ich schon mal, dass ich point-to-point Verbindungen für Erweiterungen, Plattformen mit weniger als 12 Lanes neben der Grafikanbindung und die Einführung von PCIe für die Laufwerksanbindung samt und sonder beknackt finde?)
@ Redaktion: bitte mal in einem der nächsten Hefte mal Klarheit schaffen zu dem Thema, sehe hier viele Fragezeichen auf der Stirn, nicht nur bei mir..
.gif "sm_B-) :-)")
