Nur 2 pipelines wären ja ein echter Rückschritt. Kann mir nicht vorstellen, warum das amd machen sollte.
Weil es Transistoren/Fläche spart, die man auf andere Art sinnvoller nutzen kann?
CPUs mit vielen parallelen Pipelines kämpfen immer damit, dass es nicht genug unabhängige Instruktionen gibt. Stellt sich heraus, dass die Berechnungen, die eine Pipeline spekulativ durchgeführt hat, eigentlich auf das Ergebniss einer Instruktion aus einer andereren Pipeline hätten warten müssen, war alles umsonst.
Je weniger Pipelines man hat, desto weniger Leistung wird verschwendet. Da Anwendungen zunehmend mehr Threads nutzen, kann es effizienter sein, die Zahl der Pipelines pro Kern zu verringern, damit man insgesamt mehr Kerne bei gleichem Transistorbudget einsetzen kann. Unterm Strich hat man dann die gleiche oder eine nur leicht reduzierte Anzahl an Pipelines (wie im Beispiel 16 vs. 18), kann diese aber viel effizienter auslasten und steigert so die Rechenleistung.
Zudem ist unklar, welche Fähigkeiten die Ansteuerung hat. AMD spricht bislang nur von einer Einheit für beide Kerne - das könnte ein Hinweis auf das "inverse HyperThreading" sein, dass schon vor Jahren eine Runde durch die Presse geisterte und es in schlecht multithreadoptimierten Anwendungen ermöglichen könnte, alle 4 ALUs eines Clusters wie einen Kern anzusprechen.
Häh?? Ich hab keine Ahnung was die detaillierte Version ist? wie kommt ihr darauf kommt dass der llano 33% weniger Alus hätte?
Wo steht das?
Da steht, dass Bulldozer (scheinbar?) 33% weniger ALUs pro Kern hat. Bei Llano ist ausdrücklich die Rede von K10-Kernen, demenstprechend wird er genau 100% soviele ALUs pro Kern haben, wie andere K10er...
Ich hoffe euch ist bewusst, dass der llano/bulldozer 2x128bit FMAC bekommt. also in meinen augen eher richtung verdopplung. ich kann da auch aus der quelle nichts dergleichen entnehmen.
Llano bekommt diese nicht.
Und Bulldozer bekommt sie pro Cluster. K10 dagegen hat je eine FADD, FMUL und FMISC pro Kern. (davon zwei 128Bit SSE tauglich). Ob die neuen FMAC die vierfache Leistung dieser haben (=Verdoppelung der Leistung pro Kern) bleibt abzuwarten.
Hier geht es aber gar nicht um SIMD-, sondern um Integer-Einheiten.
und ganz nebenbei intels sandybridge bekommt noch gar keine FMAC... nur mal so zum vergleich der zukünftiges chips
Was schade für Spieler ist, im Worst Case aber auch schade für AMD - denn was 80% des Marktes nicht haben, wird ggf. gar nicht unterstützt.
und eh wenn meine augen sich nicht täuschen ist das kommentierte die kein llano-kern sondern ein K10-Kern??
Das gezeigte kommentierte "Llano-die" ist ein K10 Die.
Wie vielleicht bekannt ist (und alternativ im Text steht):
Llano nutzt K10-Kerne. Das Bild zeigt einen einzelnen K10 Kern (kein ganzes DIE) und die einzigen Veränderungen sind die Fertigung in 32nm (sieht man nicht) und die Power-Gating-Schaltungen rund um den Kern (sieht man nicht, weil die Hervorhebung so fett ist
). Der Rest muss gleich aussehen, sonst wäre dass der Fehler.
Und wenn die Aussage der -33% auf diesem Die-shot basiert sollte man vielleicht nochmal überlegen ob die News so stimmt.
Wie in der News geschrieben wird, basiert die -33% Aussage auf den Angaben von Hiroshige Goto. Der gibt, leider, wie üblich nicht Preis, wo er seine Informationen her hat. Aber in der Vergangenheit hatten seine Aussagen eine Trefferquote, von der Fuad Abazovic 10 ganze Webseiten versorgen könnte.
Es wird geschrieben, dass der K10 nur ein modifizierter K8 ist. So weit ich weis, hat der K10 aber eine doppelt so breite FPU (128 vs. 64 Bit), einen viel besseren Speichercontroller, SSE4A, HT 3.0, höhere IPC-Rate, Level 3 Cache und so weiter.
Meiner Meinung nach ein bisschen mehr als eine Modifikation.
HT3.0: Takterhöhung
Speichercontroller: Wär mir nicht viel bekannt, ist aber eh Uncore-Bereich
3rd lvl-Cache: Uncore.
SSE4: afaik das gleiche wie die 128 Bit und nur eine Erweiterung einer Einheit, kein neues Konzept.
Unterm strich macht das alles einen spürbaren Unterschied, weswegen das "nur" ja auch in Anführungszeichen steht. Aber es sind keine Änderungen am eigentlichen Kern. Wenn man sich den Bereich von Decoder bis Ausführungseinheit eines
K10 anguckt und ihn mit einem
K7 vergleicht, dann wird die Verwandschaft sehr deutlich. AMD hat einige wenige Einheiten in ihrer Kapazität erweitert, aber ansonsten wurde im letzten Jahrzehnt am Drumherum/der Infrastruktur gearbeitet. (was ja nichts schlechtes ist, sondern im Gegenteil für das enorme Potential des K7 spricht)
Die Änderungen für Bulldozer sind um ein vielfaches tiefgehender.
Nicht ähnlich. AMD nutzt eine digitale Überwachung, überwacht also mittels digitaler Signale diverse logische Einheiten. Das hat mit Intels PCU nicht viel zu tun.
Das hat mit der PCU rein gar nichts zu tun, stellt aber genauso wie diese einen deutlichen Fortschritt gegenüber älteren, softwarebasierten Systemen dar.
Absolut. Verstehe auch nicht, warum es oft so untertrieben hingestellt wird. Dann war der Core 2 auch "nur" eine Modifikation des Core/Pentium-M.
Das ist er ja auch
Es gibt genug Leute, die wollen den Core2 sogar als P6-basiert klassifiezieren. (obwohl seit dem fast alles einmal durch die Mangel gedreht und im Core2 letztlich mehr Netburst als P6 stecken dürfte)
.gif "sm_B-) :-)")
der TraceCache bringt angeblich durchschnittlich 28% mehr Fetchleistung 
oh man ich hase! wer lesen kann ist klar im Vorteil! DANKE!
