News AMD Zen 4C: Epyc-CPU Bergamo schrumpft Zen-4-Kerne drastisch zusammen

PCGH-Redaktion

Kommentar-System
Teammitglied
Jetzt ist Ihre Meinung gefragt zu AMD Zen 4C: Epyc-CPU Bergamo schrumpft Zen-4-Kerne drastisch zusammen

Die Website Semianalysis hat eine detaillierte Analyse veröffentlicht, wie AMD mit Zen 4C die bestehenden Zen-4-Kerne deutlich zusammenschrumpfen konnte. Bei nur einem geringen zusätzlichen Flächenverbrauch, konnte das Unternehmen so doppelt so viele Kerne pro CCD unterbringen.

Bitte beachten Sie: Der Kommentarbereich wird gemäß der Forenregeln moderiert. Allgemeine Fragen und Kritik zu Online-Artikeln von PC Games Hardware sind im Feedback-Unterforum zu veröffentlichen und nicht im Kommentarthread zu einer News. Dort werden sie ohne Nachfragen entfernt.

Zurück zum Artikel: AMD Zen 4C: Epyc-CPU Bergamo schrumpft Zen-4-Kerne drastisch zusammen
 
Interesse an solchen Sachen sollte man haben, unter Berücksichtigung von Yieldraten, die auf Grund der etwas gestiegenen Fläche etwas schlechter sein dürften, dafür im Gegenzug 100% mehr Kerne bei 20% mehr Platz dürfte sich dennoch ein Preisvorteil von signifikant 60 bis 70% ergeben, bei gleicher Kernanzahl.

Beim Takt glaube ich gar nicht mal an große Unterschiede, denn auch der 96 Kerner taktet ja nicht gerade hoch und wenn ich das richtig interpretiere hat AMD bei Zen4C nur die Cores für den niedrigeren Takt getrimmt, während die Zen 4 Kerne ja fast in Richtung 6Ghz können, was aber keiner der Serverchips nutzt.

Kann schon was interessantes werden und die meisten Szenarien profitieren ja eher wenig vom Cache, so dass ich mir vorstellen kann, dass der 128 Kerner auch deutlich vor dem 96 Kerner liegen kann, trotz eines Preisvorteiles von 20 bis 30%
 
Warum spekulieren wir uns hier eigentlich einen Ast ab wenn nur 4 Tage später die vollständige, detaillierte Aufarbeitung kommt? :ugly:
 
naja also wenn nun die Kern zu Kern Latenz durch näher Rücken sinkt,weil es nicht mehr von Chiplet zu Chiplet Kommikation mehr stattfinden muss,denke mal durch das steigt ja die Leistung auch an.Die Raktion ist ja teilweise durch ms ja sehr hoch.Und wenn man nun nur 16 Kerne maximal verbraucht dann sinkt die Reaktionszeit.
Bei 32 Kernen braucht es nur noch 2 CHiplets. Wenn nun die Raktionszeit sinkt gegenüber dem vorgänger,vielleicht gibt es ja dann mehr leistung weil die Kerne dann schneller reagieren können.Es dann direkter und besser zusammen Arbeiten.
Aber nur wenn ne Anwendung nur sehr wenig oder garnicht von mehr Cache Profitiert.Oder da muss immer weniger vorgeladen werden und kann direkter zu den jeweiligen Kernen gelangen.Das wird es sich zeigen.Ich bin gespannt,was dabei am Ende für ne Leistung raus kommt.
Aber dazu müsste es sich erst mal einer wer das kaufen.Beim Preis wird es auch noch spannend ob das günstiger werden wird.Brauchen die bei so vielen Kernen pro CCD auch weniger Verbindungen.Was ich als vorteil so sehe.
 
Also wird vielleicht demnächst ein X3D Klotz zusammen mit einem C-Klotz gemeinsam auf einen 8950X3D-C geklöppelt?
24K, 48T, mehr Kerne, weniger Verbrauch, Hochleistung in Spielen, mehr Leistung auch in Anwendungen, alle sind zufrieden. :-)
 
Also wird vielleicht demnächst ein X3D Klotz zusammen mit einem C-Klotz gemeinsam auf einen 8950X3D-C geklöppelt?
24K, 48T, mehr Kerne, weniger Verbrauch, Hochleistung in Spielen, mehr Leistung auch in Anwendungen, alle sind zufrieden. :-)
3D Cache wird es auf Zen4C nicht geben, da die Verbindungen um Platz zu sparen nicht existieren.

Zen4c und Zen 4 werden wohl eher nicht kompatibel sein, wobei interessant wäre der Ansatz.

Aber der Name ist falsch, wenn dann 7950XT, ist ja Zen4 und Zen4c und nicht Zen 5
 
Wurde eigentlich schon bestätigt ob/das Zen 4c mit der gleichen Pipeline-Zahl wie Zen 4 arbeitet? Wie dargelegt, kann man zwar innerhalb eine Fertigungsgeneration durch Wechsel von takt- zu flächenoptimierten Node-Varianten 25 Prozent Platz einsparen. Aber wenn, so wie hier, zum Beispiel die SIMD-Einheit um 50 Prozent schrumpft, wäre es auch naheliegend, weniger Recheneinheiten reinzustecken. Egal ob sämtliche Vertreter von Intels Atom-Line bis zu den heutige E-Cores, ob Bulldozer, ob Netburst – wann immer es das Ziel war, einen kleineren Kern zu bauen, war das bislang Schritt 1 und es erscheint auch sinnvoll für das Anwendungsgebiet: Gut parallelisierbare Aufgaben sind in der Regel nicht latenzkritisch und so ziemlich der einzige Vorteil von massiv superskalaren Kernen gegen mehreren schmalen auf gleicher Fläche ist die effektiv kürzere Wartezeit auf Ergebnisse.
 
ja das macht durchaus sinn und mit nicht Latenzkritisch meintest du damit die wo von mehr Cache nicht profitiere oder halt nur eher schlecht.Da wird ja gewiss L1,L2 und L3 Cache reduziert worden sein. Bei L2 bin ich schon mal nicht Latenzabhängig gewesen.Mehr Cache brachte 0,bei L1 bin ich mir da nicht so sicher aber bei L3 war es etwas so.Aber nur beim 8 Kerner,also kann man da auch nicht genau sagen ob das auswirkung hat.Durch die weniger Cache aber mehr Kernen dürfte das aufgehoben worden sein.
Dann noch ne Kombination mit noch mehr Kernen und die meisten sehen da nen Plus am Ende herausstechen.
So ein Kombi CPU wäre ich durchaus interessiert dran.Weil gegen noch mehr Leistung kann ich ja nix haben.
Allerdings ist dies ja ne Entscheidung von AMD.Das extra Cache muss jedoch nicht unbedingt sein.
Durch ne Mischung wird auf jedenfall 24 Logische und 48 Threads in den Pc gepumpt werden.Einen 24 Threadripper CPU wird es dennoch nicht in der Leistung ereichen aber das spielt ja keine Rolle,weil mehr Leistung wird es ja dennoch geben.

Bei sowas ja wird es vollkommen interessant werden.Aber gut AMD kann es sich ja durchaus noch entscheiden.Mehrkosten entsteht da ja nicht weil braucht ja nicht mehr als 2 Chiplets dafür nur wie immer halt.
 
Zurück