• Hallo Gast, du kaufst gerne günstig ein und erfährst oft vor deinen Freunden von interessanten Angeboten? Dann kannst du dein Talent als Schnäppchenjäger jetzt zu Geld machen und anderen PCGH-Lesern beim Sparen helfen! Schau einfach mal rein - beim Test der Community Deals!

Zukünftige Skalierbarkeit von DMI & QPI

ruyven_macaran

Trockeneisprofi (m/w)
Zukünftige Skalierbarkeit von DMI & QPI

Die Anbindung zwischen Erweiterungskarten und dem Speichercontroller erfolgt bei aktuellen Intel-Systemen (zumindest teilweise) über QPI und DMI. Ersteres erreicht zur Zeit einen Datendurchsatz von maximal 12,8 GiB/s pro Richtung, letzteres kommt auf 2 GiB/s pro Richtung. Auf der anderen Seite bietet der X58 36 PCI-E 2.0 Lanes (a 500 MiB/s und Richtung) und ein DMI Interface, was eine maximale Gesamtbandbreite von 19 GiB/s ergibt. Beim P55 kommt man mit 8 PCI-E x1 Lanes auf immerhin 2 GiB/s.
Die ~30% Differenz beim X58 sind zur Zeit sicherlich unproblematisch, da nicht alle Geräte ihre maximale Bandbreite zur gleichen Zeit nutzen. Aber die 50% geringere Bandbreite der DMI-Anbindung (die ja bereits das für PC-Verhältnisse biblische Alter von über einem halben Jahrzehnt erreicht hat) wird von vielen Leuten als potentieller Flaschenhals eingestuft, insbesondere in Hinblick auf SATA 3 und schnelle SSDs. (wodurch ein Chipsatz mit 6 integrierten SATA 3 Ports auf einen Datendurchsatz von 3 GiB/s kommen könnte, ohne da auch nur eine Erweiterungskarte aktiv ist)
Deswegen die Frage:

Hat Intel die Möglichkeit, die Anbindungsgeschwindigkeit bestehender Plattformen an zukünftige Bedürfnisse anzupassen?

Ließe sich als z.B. DMI auf PCI-E 2.0-Standard updaten (so dass wenigstens 2 GiB/s möglich sind), ohne dass es zu Inkompatibilitäten innerhalb der Plattform kommt? (D.h. im Falle des So1156 fehlende Kompatibilität zwischen alten CPUs und neuen Chipsätzen bzw. umgekehrt oder im Worst Case der Bedarf für einen komplett neuen Sockel)
 
AW: Zukünftige Skalierbarkeit von DMI & QPI

die frage ist der theorie und der praxis geschuldet. theoretisch gesehen stimmt die rechnung soweit wohl, ausgegeangen wird von der theoretischen maximalleistung. theoretisch ist es vom controller her nicht machbar. es fehlt mir am richtigen usage model. der momentane stand ist eine ausreichende versorgung für typische anwendungen.
bei neunen designs wird diese rechnung immer als ausgangswert genommen und entsprechend die schnittstellen doimensioniert.
 
TE
ruyven_macaran

ruyven_macaran

Trockeneisprofi (m/w)
AW: Zukünftige Skalierbarkeit von DMI & QPI

"ist es vom Controller her nicht machbar" -
Das heißt Intel muss bei steigenden Bedürfnissen die komplette Plattform neu designen und aufrüsten wird unmöglich?
Schade.
 

Spasstiger

Komplett-PC-Käufer(in)
AW: Zukünftige Skalierbarkeit von DMI & QPI

Bei Datenraten und Bandbreiten haben Binärpräfixe nix verloren. Die genannten Zahlen sind nur mit dezimalen SI-Präfixen korrekt. Ich bin ja auch ein Freund der Binärpräfixe, aber gerade hier bei PCGH trifft man sowohl im Forum als auch im Heft immer wieder die falsche Verwendung dieser Präfixe an.
 
Oben Unten