Soweit ich informiert bin (und soweit es Tests zeigen), können Ryzens den L3 anderer CCDs nicht als L4 nehmen oder wenn dann nur schnarchlahm. Zugriffe jenseits der Größe des lokalen Caches erfolgen mit gleicher Geschwindigkeit wie jenseits der Gesamt-Cache-Größe, also mit DRAM-Speed; der Übergangsbereich sieht bei Single- und Dual-CCD-CPUs genau gleich aus. Es gibt keinen Zwischenboost mit Daten aus dem zweiten CCD, die schneller bereitgestellt werden könnten. Wer sowas möchte, muss weiterhin IBM Z kaufen.^^