Der Artikel liest sich so, als würdet ihr nicht wissen, daß I/O, also ua. PCIe und DDR-RAM in eine IO-Die (IOD) ausgelagert wurde.
Sinnloses Bashing? Der Artikel geht mit keiner Silbe auf die technische Implementation ein, entsprechend abwegiig ist auch deine Aussage. Abgesehen davon ist mir neu, dass der IOD auch "DDR-RAM" enthält. Oder sind es vielleicht doch eher nur die beiden DDR4-Speichercontroller auf dem cIOD, die du meintest?
Erwartet wird viel, nur bestätigt ist das eben nicht [...]
Aktuell bestätigt ist lediglich, dass Zen4/Genoa, also die kommende Epyc-Generation, einen neuen Sockel in Verbindung mit DDR5 verwenden wird. Zur Consumer-Plattform dagegen gibt es noch keine belastbaren Aussagen seitens AMD.
[...] Falls DDR4 für die Consumer noch zu teuer sein sollte, kann AMD die Zen4-Chipletsa auch mit der DDR4-IOD kombinieren.
Die Chiplets selbst und deren Entwicklung ist vom DDR-Standard ja vollkommen unabhängig!
Letzterer Satz ist hervorzuheben, denn die Rechenkerne sind unabhängig vom I/O und werden lediglich via IF an einen (neuen) IOD angebunden.
AMD könnte einen neuen IOD entwickeln, der neue Speichercontroller enthält, die beide Standards unterstützen, oder im noch einfacherem Fall, Zen4-Chiplets mit alten IODs kombinieren und zwei Zen4-Consumer-Serien anbieten. (
Jedoch ist hier die Frage, ob die so etwas überhaupt wollen, denn diese Plattformlanglebigkeit hat auch beträchtliche Nachteile für die Partner und für AMD, deren ursprüngliche Aussage zu AM4 sich nur bis 2020 [also bis Zen3 und indirekt verlängert bis 2021 mit den Zen3-APUs] ersteckte, werden sie wahrscheinlich die Gelegenheit nicht ungenutzt versteichen lassen und die Zen3-APUs werden voraussichtlich die letzten CPUs sein, die auf AM4 laufen werden.)
Schlussendlich wird man sich als Konsument hier für DDR4
oder DDR5 entscheiden müssen, völlig unabhängig davon, wie es AMD am Ende technisch implementiert, denn die neuen DDR5-DIMMs sind inkompatibel zu DDR4-DIMMs (sowohl elektrisch wie auch Slot-technisch).
[...] Ice Lake SP hatte offenbar erst dieses Jahr Tapeout, erst jetzt kommen erste Samples in den Umlauf [...]
Die Aussage ist völliger Unsinn. Ice Lake SP befindet sich bereits seit Mitte 2019 in der Sampling Phase (ebenso wie Cooper Lake SP), d. h. ausgewählte Großkunden arbeiten jetzt schon mit QS-Chips. Cooper Lake SP wird bspw. im Backend von Facebook (Projekt ZION) produktiv genutzt seit 3Q19.
Folgt man den News von SemiAccurate, dann hatte offensichtlich Sapphire Rapids SP seinen Tapeout im Janaur 2020. Dieser ist für 2021 vorgesehen und wird voraussichtlich auch in diesem Jahr erscheinen, umso mehr um die Vertragskonditionen zum eh schon verspäteten und neu ausgehandelten
Aurora einzuhalten, für den Sapphire Rapids SP die Basis darstellt (
sowie fast alles andere auch aus dem Intel Datacenter-Portfolio, denn es wäre schon reichlich blöd PCIe5-HPC-GPGPUs und PCIe5-FPGA, etc. in 2021 anzubieten, wenn man selbst keine Plattform für deren Verwendung anzubieten hätte).
Darüber hinaus wird DDR5 primär für Server und das Datacenter implementiert und weniger um Consumern und Gamern eine Freude zu machen; sowohl bei Intel, IBM, wie auch bei AMD. (
Die einzige Ausnahme stellt LPDDR5 dar, dass mehr Leistung bieten und zudem auch weniger Strom im Vergleich zu LPDDR4 verbrauchen soll; für Tiger Lake U geht man aktuell auch von einer LPDDR5-Unterstützung im 2HJ20 aus.)
Vermutlich wird im Consumer-Desktop-Segment aber auch diesmal AMD eher mit einer Implementation aufwarten können, denn im Augenblick sieht es vorerst nicht danach aus, als wenn Intel seine Prioritäten ändern würde (
wobei es bis 2022 aber noch ein ganzes Stück hin ist und bis dahin kann sich noch einiges ändern).
Zurück zum Artikel: DDR5 angeblich mit Zen 4; Intel etwas früher am Markt
