AMD: Neue Details zu Milan, kein SMT4 für Zen 3-Prozessoren

PCGH-Redaktion

Kommentar-System
Teammitglied
Jetzt ist Ihre Meinung gefragt zu AMD: Neue Details zu Milan, kein SMT4 für Zen 3-Prozessoren

AMDs Senior Manager im Bereich HPC Applications, Martin Hilgeman, hat in einer kürzlichen Präsentation neue Details zu den Rome-Nachfolgern "Milan" verraten. Gab es jüngst noch Spekulationen um SMT4, steht nun fest, dass es auch weiterhin bei zwei Threads pro Rechenkern bleiben wird.

Bitte beachten Sie: Der Kommentarbereich wird gemäß der Forenregeln moderiert. Allgemeine Fragen und Kritik zu Online-Artikeln von PC Games Hardware sind im Feedback-Unterforum zu veröffentlichen und nicht im Kommentarthread zu einer News. Dort werden sie ohne Nachfragen entfernt.

lastpost-right.png
Zurück zum Artikel: AMD: Neue Details zu Milan, kein SMT4 für Zen 3-Prozessoren
 
AW: AMD: Neue Details zu Milan, kein SMT4 für Zen 3-Prozessoren

Da andere Hersteller schon längst SMT4 anbieten, unter anderem Intel)

Wenig überraschend, wäre SMT 4 im Desktop/Consumer Markt so sinnvoll hätte es wohl schon längst Intel gemacht
 
Zuletzt bearbeitet:
AW: AMD: Neue Details zu Milan, kein SMT4 für Zen 3-Prozessoren

Also 8-core CCX ?
Jup und dadurch keine CCX-Kommunikation mehr innerhalb eines CPU-Chips (Zen1) oder außerhalb davon (Zen2).
Das sollte indem Fall die Latenzen verbessern und weniger Energie konsumieren.
Aber die durchschnittliche Latenz vom L3$ für die Kerne sollte ansteigen bzw. es ist noch offen, welche Implementierung AMD bei Zen3 in der Hinsicht verwendet.
 
AW: AMD: Neue Details zu Milan, kein SMT4 für Zen 3-Prozessoren

Wenig überraschend, wäre SMT 4 so sinnvoll hätte es wohl schon längst Intel gemacht

Oh man! Mit dem Satz hast du dir aber schlagartig viele neue Freunde gemacht, was? :D
(Zum Glück leben wir in der modernen Welt. In einer Woche weiß davon keiner mehr was, da das Gedächtnis nur noch bis zur nächsten WhatsDreck-Sprachnachricht reichen muss. Selbst Buchstaben tippen ist schon zu viel des guten. Warum auch, dann hätte man ja Zeit um zu überlegen was man da eigentlich von sich gibt.)

Jup und dadurch keine CCX-Kommunikation mehr innerhalb eines CPU-Chips (Zen1) oder außerhalb davon (Zen2).
Das sollte indem Fall die Latenzen verbessern und weniger Energie konsumieren.
Aber die durchschnittliche Latenz vom L3$ für die Kerne sollte ansteigen bzw. es ist noch offen, welche Implementierung AMD bei Zen3 in der Hinsicht verwendet.

Auf jeden Fallk rückt die Speichergeschwindigkeit wieder etwas mehr in den Hintergrund was uns die Vergleichbarkeit erleichtert und zum Start etwas die Kompatibilität erhöhen sollte.
 
AW: AMD: Neue Details zu Milan, kein SMT4 für Zen 3-Prozessoren

Noch mehr nutzbarer L3 Cache ist immer gut. Nur schade dass es scheinbar nichts wird mit einem neuen last level Cache auf dem IO-die.
 
Zuletzt bearbeitet:
AW: AMD: Neue Details zu Milan, kein SMT4 für Zen 3-Prozessoren

Homogener cache für alle Kerne eines CCX dürfte die Spielleistung deutlich pushen. Obs bei 2 CCX zu 4 Kernen bleibt oder alle 8 Kerne dann mit dem cache ein CCX werden lese ich so nicht genau heraus. Homogener CCX mit 8 Kernen plus 32+MB wäre die schnellere Lösung. Und vermutlich weniger Stromverbrauch da weniger über den infinity fabric läuft. Ich freu mich auf die nächste Ryzen gen.
 
AW: AMD: Neue Details zu Milan, kein SMT4 für Zen 3-Prozessoren

Im SMT ist AMD ja eh deutlich vorne, dass sie da nicht sofort pushen ist verständlich. Aber gut, dass das Thema schonmal aufkam.

Oh man! Mit dem Satz hast du dir aber schlagartig viele neue Freunde gemacht, was? :D

Ich glaube das war Zynismus, hat nur keiner verstanden. :D
 
AW: AMD: Neue Details zu Milan, kein SMT4 für Zen 3-Prozessoren

Somit ist Zen 3 eher ZEN 2+. Bei ZEN + wurde am Cache gearbeitet um die Latenzen zu senken und durch den Note shrink von 14nm auf 12nm gab es etwas höhere taktraten und 1% IPC dazu und genau so sieht es bei Zen 3 auch aus, es wird am Cache gearbeitet und von 7nm auf 7nm+ übergegangen, bedeutet also minimaler IPC boost und etwas höhere taktraten. Ich hatte mir eigentlich mehr versprochen weil AMD ZEN 3 halt ZEN 3 genannt hat und nicht ZEN 2 +.
 
AW: AMD: Neue Details zu Milan, kein SMT4 für Zen 3-Prozessoren

Ähm? Knights Landing bzw. Xeon Phi?

Deshalb meinte ich Intel. Sie habens bereits umgesetzt und wenn es im Desktop sinnvoll wäre, hätten sies bereits gebracht. Ich hätte es wohl anders schreiben sollen. Mkr war nicht klar, dass die Diskussionskultur im PCGH Forum inzwischen eher mal sich einfach wichtig/lustig macht statt versucht zu verstehen was gemeint ist
 
Zuletzt bearbeitet:
AW: AMD: Neue Details zu Milan, kein SMT4 für Zen 3-Prozessoren

Die 2 caches zu einem cache zu verschmelzen und möglicherweise auch die Kerne zusammenzulegen ist schon bissel mehr als "..am cache gearbeitet..." das sind echte Änderungen an der Architektur, da geht Zen3 statt Zen2+ schon in Ordnung.
Und das sind nur die bekannten Änderungen. Möglicherweise gibts auch mehr Ausführungseinheiten in den einzelnen CPU Kernen und den üblichen "feinschliff", also höherer Takt vom infinity fabric, Verbesserungen am Speichercontroller etc.
In der Summe wird das weit mehr als nur +1% IPC, ich rechne eher mit eiem Sprung ähnlich Zen1+ zu Zen2, also grob 15...20%.
Ev. wird auch der I/o chip auf bessere Energieeffizienz getrimmt, 12nm weiterentwickelt oder einfacher(erster) 7nm Prozess?
 
AW: AMD: Neue Details zu Milan, kein SMT4 für Zen 3-Prozessoren

Oh man! Mit dem Satz hast du dir aber schlagartig viele neue Freunde gemacht, was? :D
(Zum Glück leben wir in der modernen Welt. In einer Woche weiß davon keiner mehr was, da das Gedächtnis nur noch bis zur nächsten WhatsDreck-Sprachnachricht reichen muss. Selbst Buchstaben tippen ist schon zu viel des guten. Warum auch, dann hätte man ja Zeit um zu überlegen was man da eigentlich von sich gibt.)
Ja, weil viel lieber dämlich Conter gegeben wird, anstatt, dass nachgefragt wird, warum ich ausgerechnet Intel erwähne...
Wie knapp vor einer Woche festgestellt hat INTEL bereits einen x86 Prozessor mit SMT4 - entgegen AMD.
Hätte Intel bislang festgestellt, dass SMT4, welches sie bereits funktionierend im Einsatz haben, für den Desktop gegen AMD einen Sinn hat, hätten sie es bereits gebracht"

Aber ja, man muss immer alles fertig ausschreiben, damits auch der letzte Blödi kapiert, was wir vor einer Woche bereits zum exakt selben Thema durchgekaut haben:
https://extreme.pcgameshardware.de/...t-vier-statt-zwei-threads-2.html#post10038363

Wäre es nicht sinnvoll, dann hätte es IBM nicht gemacht.
oder bestimmt allein Intel was sinnig ist und was nicht?
Ich meinte natürlich im Consumer Markt, sonst hätte ich nicht vor einigen Tagen selbst von IBM und Co geschrieben... (s. Link oben) :schief:
Klar, genauso wie Intel die erste 64 Bit x86 CPU auf den Markt gebracht hat oder die erste x86 Dual Core CPU. Nein warte, das war ja AMD.
Das ist übrigens überhaupt so nicht richtig. Schau nochmal wann die ersten x86 Dual Cores und Quad Cores kamen und von wem.
Im übrigen wurde Intel damals von AMD verarscht, dass man eigentlich keinen richtigen 4-Kerner hat, sondern nur 2 Chips zusammenklebt. Deshalb 10 Jahre später die Retourkutsche von Intel...
wäre 10nm oder kleiner sinnvoll hätte es wohl schon längst Intel gemacht :P
*duckundrennweg*

Ist ein Unterschied, siehe oben: Entgegen dem ordnetlichen 10nm Prozess hat Intel seit einiger Zeit 4x SMT. Außerdem ist SMT keine Hexerei und nicht erst nach Jahren der Forschung umzusetzen
Ähm? Knights Landing bzw. Xeon Phi?
Eben, du sagst es: Intel hat bereits Prozessoren mit 4x SMT und wenn man das für sinnvoll hält, würde man es wohl auch im Desktop oder zumindest Xeon einsetzen wollen, oder nicht? Genau deshalb habe ich mich auf Intel beschränkt. Aber in der Heutigen Zeit ist der Shitstorm wichtiger als die Kommunikation. Einfach mal nachfragen "warum erwähnst du nur Intel" wenn die Aussage nicht klar ist, das ist manchen hier zu hoch gewesen.:schief:
Im SMT ist AMD ja eh deutlich vorne, dass sie da nicht sofort pushen ist verständlich. Aber gut, dass das Thema schonmal aufkam.



Ich glaube das war Zynismus, hat nur keiner verstanden.
biggrin1.gif
Ein bisschen Zynismus war auch dabei, aber ja heutzutage ist nicht der Weg "hmm kurz nachdenken ob man was verstehen sollte was er meint" nein einfach "Dagegen".
 
Zuletzt bearbeitet:
AW: AMD: Neue Details zu Milan, kein SMT4 für Zen 3-Prozessoren

Noch mehr nutzbarer L3 Cache ist immer gut. Nur schade dass es scheinbar nichts wirt mit einem neuen last level Cache auf dem IO-die.

Gott sei Dank hat das Konzept noch viel Potential. Verbesserte Architektur, mehr Cache, flexibleres Design

Bestimmt wird man auch bei den Latenzen und durch verschiedene Maßnahmen bei IPC, Takt und Speichercontroller nachlegen
 
AW: AMD: Neue Details zu Milan, kein SMT4 für Zen 3-Prozessoren

Somit ist Zen 3 eher ZEN 2+. Bei ZEN + wurde am Cache gearbeitet um die Latenzen zu senken und durch den Note shrink von 14nm auf 12nm gab es etwas höhere taktraten und 1% IPC dazu und genau so sieht es bei Zen 3 auch aus, es wird am Cache gearbeitet und von 7nm auf 7nm+ übergegangen, bedeutet also minimaler IPC boost und etwas höhere taktraten. Ich hatte mir eigentlich mehr versprochen weil AMD ZEN 3 halt ZEN 3 genannt hat und nicht ZEN 2 +.

Naja, Zen+ war immer noch derselbe Chip als Zen, nur dass ein paar Dinge zusätzlich aktiviert wurden und ein verbesserter Prozess verwendet wurde. Hier ändern sich aber einige Dinge unter der Haube. Vielleicht nicht sehr viel, aber dies dürfte eines der größten Mankos von Zen erstmal wett machen.
 
AW: AMD: Neue Details zu Milan, kein SMT4 für Zen 3-Prozessoren

Ich meinte natürlich im Consumer Markt, sonst hätte ich nicht vor einigen Tagen selbst von IBM und Co geschrieben... (s. Link oben) :schief:

Nun gut, du hast es ja mittlerweile editiert.

Aber dennoch, wie soll man beim 1. Kommentar im Thread zu einem Artikel über die nächste Epyc Generation darauf schließen, dass du dich auf den Desktop beziehst? Das sind 2 paar Schuhe auch wenn beides - zumindest aktuell - mit denselben Chips bedient wird, die dann halt nur unterschiedlich zusammengestellt und "verpackt" werden.
 
Zurück