AMD Ryzen 3000: Engineering Sample mit 16 Kernen soll 4,2 GHz erreichen

PCGH-Redaktion

Kommentar-System
Teammitglied
Jetzt ist Ihre Meinung gefragt zu AMD Ryzen 3000: Engineering Sample mit 16 Kernen soll 4,2 GHz erreichen

Aktuell machen die Angaben eines angeblichen AMD-Engineering-Samples die Runde, das einen Ryzen-3000-Prozessor mit 16 Zen-2-Kernen darstellen soll. Es laufe mit einem Basistakt von 3,3 GHz und weise einen Boost von bis zu 4,2 GHz auf. Eine ES-CPU mit 12 aktiven Kernen soll noch höher takten. Unbekannt sind allerdings die TDPs.

Bitte beachten Sie: Der Kommentarbereich wird gemäß der Forenregeln moderiert. Allgemeine Fragen und Kritik zu Online-Artikeln von PC Games Hardware sind im Feedback-Unterforum zu veröffentlichen und nicht im Kommentarthread zu einer News. Dort werden sie ohne Nachfragen entfernt.

lastpost-right.png
Zurück zum Artikel: AMD Ryzen 3000: Engineering Sample mit 16 Kernen soll 4,2 GHz erreichen
 
Mit 4GHz All-Core wäre ich schon zufrieden, bei 16 Kernen - wenn es wenig Energie verbraucht. Die letzten 10% dürfen andere rauskitzeln, und sie dann mit der Stromrechnung bezahlen ;)
 
Alle leaks die weniger als 4.4 GHz sagen kann man sowieso ignorieren. Die Engineering-Samples können vom Takt her sonst wo sein - kommt auch mal vor das sie sehr nahe an den finalen Geschwindigkeiten dran sind dafür mehr verbrauchen.
Aber sieh gehn ja jetzt schon auf 4.3 GHz für normale Ryzen und 4.4 GHz bei Threadripper..... die werden da wohl kaum eine langsamere CPU raus bringen, da kann man schon mit 4.5 GHz Allcore rechnen, Single vllt auch mal 4.7? 5 werden es aber wohl kaum werden.
(Zen => zen+ : 4 => 4.3, wird sich dieses mal sehr wahrscheinlich in ähnlichem Rahmen bewegen)
 
Hmm bin gespannt auf (Spiele)Tests, BF5 skaliert ja bekanntlich gut.
8c/16t mit ~4,8GHz oder 16c/16t mit ~4,3GHz?:huh: Und dafür massig Render-Power...
oder goldene 12c Mitte...
hmmmmm
 
Die Frage ist eher wie alt dieses ES ist - denn wenns relativ neu ist wirds kaum nen Release eines 16-Kerners zum Start geben (die Zeit zwischen ES und Massenmarkt ist einfach zu kurz).
Wenn das ES hier dagegen schon 2-3 Monate auf dem Buckel hat ists ne andere Geschichte.

Oder hat sich da in den letzten Jahren irgendwas geändert? Ich rechne von "erstes ES" bis "breit Lieferbar" immer grob ein halbes Jahr.
 
Ich bin gespannt inwiefern der Unterschied ausfallen wird, wenn man sowohl den 8 Core CPU als auch die 16 Core CPU übertaktet (manuell) - wird selektiert oder machen beide dieselben Taktraten mit? Abgesehen von der größeren entstehenden Wärme/Verbrauch natürlich.
 
Ich bin gespannt inwiefern der Unterschied ausfallen wird, wenn man sowohl den 8 Core CPU als auch die 16 Core CPU übertaktet (manuell) - wird selektiert oder machen beide dieselben Taktraten mit? Abgesehen von der größeren entstehenden Wärme/Verbrauch natürlich.

Da beides auf Chiplets basiert, dürften die rein theoretisch ähnliche Taktraten mitmachen. Normal limitiert bei größeren Chips die Anzahl an Transistoren und die Verdrahtungslogik irgendwann einen höheren Clock. Aber da wir hier zwei identische Chiplets haben, sehe ich keinen Grund, warum die nicht - Selektion und gegebenenfalls thermisches Throtelling mal außen vor gelassen - beide die selben Taktraten mitmachen sollten, wie ein einzelnes Chiplet.
gRU?; cAPS
 
Hmm bin gespannt auf (Spiele)Tests, BF5 skaliert ja bekanntlich gut.
8c/16t mit ~4,8GHz oder 16c/16t mit ~4,3GHz?:huh: Und dafür massig Render-Power...
oder goldene 12c Mitte...
hmmmmm

Ich halte nicht viel von 16c in zumindest auf den Gaming Bereich beschränkt

da wird der 12c interessanter sein zumindest wenn der Preis stimmt
 
Da beides auf Chiplets basiert, dürften die rein theoretisch ähnliche Taktraten mitmachen. Normal limitiert bei größeren Chips die Anzahl an Transistoren und die Verdrahtungslogik irgendwann einen höheren Clock. Aber da wir hier zwei identische Chiplets haben, sehe ich keinen Grund, warum die nicht - Selektion und gegebenenfalls thermisches Throtelling mal außen vor gelassen - beide die selben Taktraten mitmachen sollten, wie ein einzelnes Chiplet.
gRU?; cAPS

Meine WaKü/Netzteil freut sich schon. Jetzt stellt sich nur noch die Frage, wie Incredible Alk berechtigterweise gestellt hat, wann der 16c kommt.
 
Da beides auf Chiplets basiert, dürften die rein theoretisch ähnliche Taktraten mitmachen. Normal limitiert bei größeren Chips die Anzahl an Transistoren und die Verdrahtungslogik irgendwann einen höheren Clock

Hauptsächlich limitiert die blanke Wahrscheinlichkeit - denn je größer ein Chip ist und umso mehr Einheiten/Transistoren er hat desto höher ist die Chance, dass eine Einheit dabei ist die den hohen Takt nicht schafft - ein "schlechter" Shader einer GPU reicht ja aus dass die ganze GPU nicht höher kommt.
Dadurch, dass die Chiplets alle gleich sind und nicht besonders groß hast du schon Recht, dass der Faktor daher ausfällt. Dennoch gibts gute und schlechte Chiplets die von AMD wie gewohnt hart selektiert werden (sieht man ja an den 2000ern wie penibel AMD selektiert). Hier kanns sogar so kommen, dass schlechte Chiplets in höherwertige CPUs wandern - denn ein 16-Kerner der beispielsweise bis 4,2 GHz takten soll kann schlechtere Chiplets bekommen als ein 8-Kerner der auf 4,8 GHz hoch soll....

Die besten Chiplets werden anfangs ohnehin EPYC und später Threadripper vorbehalten sein.
 
Hauptsächlich limitiert die blanke Wahrscheinlichkeit - denn je größer ein Chip ist und umso mehr Einheiten/Transistoren er hat desto höher ist die Chance, dass eine Einheit dabei ist die den hohen Takt nicht schafft - ein "schlechter" Shader einer GPU reicht ja aus dass die ganze GPU nicht höher kommt.
Dadurch, dass die Chiplets alle gleich sind und nicht besonders groß hast du schon Recht, dass der Faktor daher ausfällt. Dennoch gibts gute und schlechte Chiplets die von AMD wie gewohnt hart selektiert werden (sieht man ja an den 2000ern wie penibel AMD selektiert). Hier kanns sogar so kommen, dass schlechte Chiplets in höherwertige CPUs wandern - denn ein 16-Kerner der beispielsweise bis 4,2 GHz takten soll kann schlechtere Chiplets bekommen wie ein 8-Kerner der auf 4,8 GHz hoch soll....

Du hast natürlich Recht, aber eigentlich hab ich das gar nicht gemeint :)
Ich hab eher gemeint, dass man durch den Schaltaufwand Chips mit höheren Transistorzahlen nicht so schnell getaktet bekommt. Also das "Power-Delay-Produkt" (das Produkt aus Transistorzahl und Frequenz ist pro Technologiegeneration immer gleich - oder so ähnlich. Ist schon zu lange her.) und parasitäre Kapazitäten in der Metallisierung. Letztere nehmen mit steigender Transistorzahl zwangsläufig zu und beschränken zunehmend die Grenzfrequenz.
Daher sollte man zwei gleich große Chips tendentiell schneller takten können, als einen großen Chip der selben Fläche.
gRU?; cAPS
 
Naja, dass wir seit einem Jahrzehnt irgendwo zwischen 4 und 5 GHz hängen hat einen Grund... die steigende Anzahl von Schaltungen/Komplexität (= weniger Takt möglich) und die verkleinerungen der Strukturbreiten (= mehr takt möglich) halten sich schon länger die Waage - natürlich nicht unabsichtlich, denn alle großen Chiphersteller wisen sehr genau wo ihre optimalen Betriebspunkte liegen... auch wenn sowohl AMD als auch Intel aktuell deutlich über diesem Punkt liegen aus ich nenns mal Marktkampfgründen. :D
 
Ich versuche auf alle Fälle die Bälle flach zu halten, bis es absolut gesicherte Erkenntnisse oder Leaks gibt, mich interessiert halt noch die Latenz und warum der I/O so groß ist, sprich was ist da drinn alles "verborgen".

Allerdings ist man schon ein bischen im Hypertrain, wenn hier Jemand 2015/2016 geschrieben hätte, AMD bringt 2019 im Mainstream einen 16c/32t mit ~ 4,7 GHZ Singlebboost und einer IPC auf höhe der Intel CPUs, wären 1 Stunde später mind. 10 Krankenwagen bei dem vorgefahren und er wäre von den Jungs mit den weißen Kitteln abtransportiert und eingeliefert worden. Niemand aber absolut Niemand hätte das jemals geglaubt!
 
mich interessiert halt noch die Latenz und warum der I/O so groß ist, sprich was ist da drinn alles "verborgen".

Das ist eigentlich mehr oder weniger sicher: Ein Berg von L3-Cache in 14nm. Daher die Größe.

Dass 14nm genutzt werden ist iirc bestätigt und dass die Chiplets keinen L3 haben auch. Man ist also gezwungen den L3 in den I/O zu packen und wenn man da zig MB SRAM haben will und in 14nm produzieren muss wird das halt groß (bzw. riesig bei EPYC/Threadripper).
 
Allerdings ist man schon ein bischen im Hypertrain, wenn hier Jemand 2015/2016 geschrieben hätte, AMD bringt 2019 im Mainstream einen 16c/32t mit ~ 4,7 GHZ Singlebboost und einer IPC auf höhe der Intel CPUs, wären 1 Stunde später mind. 10 Krankenwagen bei dem vorgefahren und er wäre von den Jungs mit den weißen Kitteln abtransportiert und eingeliefert worden. Niemand aber absolut Niemand hätte das jemals geglaubt!

2015 auch noch zu recht, 2016 gabs am ende schon die ersten paar fake leaks (teils auch noch schön von der "Fach"presse mitgetragen).
 
Das ist eigentlich mehr oder weniger sicher: Ein Berg von L3-Cache in 14nm. Daher die Größe.

Dass 14nm genutzt werden ist iirc bestätigt und dass die Chiplets keinen L3 haben auch. Man ist also gezwungen den L3 in den I/O zu packen und wenn man da zig MB SRAM haben will und in 14nm produzieren muss wird das halt groß (bzw. riesig bei EPYC/Threadripper).

Ist das nicht unlogisch Incredible Alk?
Der L3 Cache würde doch von einem Shrink mit am Meisten profitieren, ich Tippe eher auf eine Art Level 4 Zwischencache und nach meinem Kenntnisstand, ist durchaus völlig unbewiesen, dass die Chiplets ohne Level 3 Cache sind, in den letzten "Meldungen" war wieder davon die Rede, das der Level 3 in den Chiplets steckt.
 
Wenn L3 in den Chiplets steckt ist der große I/O Chip eben ein Berg von L4. :D

Außer große Cachemengen gibt es einfach keinen sinnvollen Bestandteil, der einen IO-Chip derart groß ausfallen lassen würde. Und wenn ich mehrere Untereinheiten an Chips miteinander performant verbinden möchte muss ich zwingend einen großen schnell angebundenen Zwischenspeicher verwenden sonst verhungern die Chiplets elendig beim Versuch miteinander zu arbeiten. Siehe Threadripper 2990WX die "hinteren" beiden CCX ohne direkte RAM-Anbindung. Das bremst je nach anwendung derart, dass man ganz ohne diese 16 schlecht angebundenen Kerne schneller wäre (die gut angebundenen kerne können die Aufgabe in dem Fall schneller mit erledigen als die zusätzlichen hinteren kerne brauchen um überhaupt an die Daten zu kommen).
 
Zurück