IBM präsentiert Prozess zur 5nm-Fertigung mit GAAFETs

PCGH-Redaktion

Kommentar-System
Teammitglied
Jetzt ist Ihre Meinung gefragt zu IBM präsentiert Prozess zur 5nm-Fertigung mit GAAFETs

Die IBM Research Group präsentiert einen neuen Fertigungsprozess und zeigt zugleich den ersten Chip mit 5-Nanometer Strukturgröße. Statt FinFETs finden auf dem Chips GAAFETs - Gate-All-Around Transitoren - Einsatz. Ebenfalls findet erstmals Extreme Ultraviolet Lithographie breite Anwendung. Bis zur Massenfertigung dürfte es aber noch einige Jahre dauern.

Bitte beachten Sie: Der Kommentarbereich wird gemäß der Forenregeln moderiert. Allgemeine Fragen und Kritik zu Online-Artikeln von PC Games Hardware sind im Feedback-Unterforum zu veröffentlichen und nicht im Kommentarthread zu einer News. Dort werden sie ohne Nachfragen entfernt.

lastpost-right.png
Zurück zum Artikel: IBM präsentiert Prozess zur 5nm-Fertigung mit GAAFETs
 
AW: IBM präsentiert Prozess zur 5nm-Fertigung mit GAAFETs

Auch wenn noch lange nicht verfügbar sein wird, dennoch interessant zu sehen was heute schon technisch möglich ist
 
AW: IBM präsentiert Prozess zur 5nm-Fertigung mit GAAFETs

Ich bin auch sehr gespannt, welche Pläne denn nach dem Ende der "Fahnenstange" verfolgt werden...
 
AW: IBM präsentiert Prozess zur 5nm-Fertigung mit GAAFETs

Auch wenn man von "BIG-BLUE" sonst nicht viel hört. Da sind die immer noch Spitze was die Forschung in diesem Bereich angeht.
 
AW: IBM präsentiert Prozess zur 5nm-Fertigung mit GAAFETs

Ich bin auch sehr gespannt, welche Pläne denn nach dem Ende der "Fahnenstange" verfolgt werden...

Dann muss wohl wieder der Takt herhalten, weil die Quantenmechanik wohl bald tatsächlich die weitere Miniaturisierung verhindert. Aber dann haben wir das gleiche Spiel wie bei Silizium von vorn, nur halt mit Kohlenstoff (ist für mich zumindest am vielversprechendsten). Dann haben wir 50GHz Kohlenstoff-CPUs die in 500nm gefertigt werden, Kohlenstoff ermöglicht dann eventuell wieder Architekturverbesserungen und mit der Zeit kann man die Packdichte und den Takt wieder erhöhen. Vor allem soll Kohlenstoff ja auch weniger Abwärme produzieren als vergleichbare Siliziumchips. Man darf gespannt sein und eventuell werden bei dem Umstieg die Karten in der Industrie auch wieder neu gemischt...
 
AW: IBM präsentiert Prozess zur 5nm-Fertigung mit GAAFETs

Dann muss wohl wieder der Takt herhalten, weil die Quantenmechanik wohl bald tatsächlich die weitere Miniaturisierung verhindert. Aber dann haben wir das gleiche Spiel wie bei Silizium von vorn, nur halt mit Kohlenstoff (ist für mich zumindest am vielversprechendsten). Dann haben wir 50GHz Kohlenstoff-CPUs die in 500nm gefertigt werden, Kohlenstoff ermöglicht dann eventuell wieder Architekturverbesserungen und mit der Zeit kann man die Packdichte und den Takt wieder erhöhen. Vor allem soll Kohlenstoff ja auch weniger Abwärme produzieren als vergleichbare Siliziumchips. Man darf gespannt sein und eventuell werden bei dem Umstieg die Karten in der Industrie auch wieder neu gemischt...
Mit Kohlenstoff? Du meinst sicher Graphen oder Carbon Nanotubes - Diamant (wäre vom Gitteraufbau äquivalent mit einkristallinem Silizium) fällt gleich aus mehreren Punkten flach, aufgrund der enormen Kosten und der riesigen Bandlücke beispielsweise.
Die Forschung an Graphen ist einigermaßen eingeschlafen. Die Performance war auch nicht so vielversprechend, wie es viele meinen - forscht da überhaupt noch jemand wirklich dran?
Ich bezweifle aber, dass so ohne weiteres zweistellige Gigahertz möglich wären, nur weil man nur schnellere Transistoren baut. Die jetzigen FinFETs schaffen ja auch derartige Taktfrequenzen, trotzdem hat sich am CPU-Takt in den letzten Jahren nicht viel getan. Eine Schaltung besteht halt aus mehr, als aus ein paar Transistoren...
Erstmal wird sehr wahrscheinlich die Siliziumtechnologie ausgeschöpft, bis wirklich gar nichts mehr geht. Wie es danach weiter geht, steht auch noch in den Sternen - einen wirklichen Anwärter für DIE Technologie der Zukunft gibt es zum aktuellen Zeitpunkt noch nicht. Graphen ist da aber bei weitem nicht der einzige Stern am Firmament: es gibt auch andere Materialsysteme oder andere Transistorbauformen, welche theoretisch ein riesiges Potential bieten, welches aber einfach noch nicht nachgewiesen werden konnte.
gRU?; cAPS
 
AW: IBM präsentiert Prozess zur 5nm-Fertigung mit GAAFETs

Bin völliger Laie aber scharf auf tolle CPUs ;) ..ich meine, wenn also in wenigen Jahren 5 nm CPUs der Renner sind, wie groß sind denn die jetzigen, oder müsste man das anders fragen ? Nur damit ich mir vorstellen kann, wie groß der Sprung nach vorne ist.
 
AW: IBM präsentiert Prozess zur 5nm-Fertigung mit GAAFETs

Du verstehst das etwas falsch sofern ich dich richtig verstehe :D

Die "nm"-Angabe bezieht sich auf die Fertigungsgröße oder auch Technologieknoten genannt.
Früher wurde die nm Angabe auf die halbe Gategröße des Transistors bezogen wenn ich das noch richtig im Kopf habe. Da heute aber keine planaren Transistoren mehr genutzt werden sondern aktuell FinFETs stimmen diese Strukturgrößen aber nicht mit den tatsächlichen Werten überein.
Mir wurde mal irgendwo gesagt die heutigen Bezeichnungen leiten sich davon ab, wie viel Platz man verbraucht und wie viel Platz das wäre mit planaren Transistoren.
Also heutige FinFETs in 14nm haben eine Packdichte wie planare Transistoren mit echten 14nm sind aber von den eigentlichen Maßen größer.

Ich versuche selbst regelmäßig dazu mehr Infos zu finden aber alles was man findet ist sehr vage und gute Infos rar.
Mit Sicherheit kann man aber sagen das die heutigen Angaben einfach nur Bezeichnungen sind und wenig mit der echten Größe zu tun haben.
 
AW: IBM präsentiert Prozess zur 5nm-Fertigung mit GAAFETs

Mir hat man beigebracht, der Technologieknoten bezieht sich auf die effektive Gate-länge. Also die physische Gate-länge abzüglich der Raumladungszonen. Mittlerweile passt das aber vorne und hinten nicht mehr. Heute ist das wahrscheinlich nur noch ein Richtwert, um die Leistungsdaten des Halbleiterprozesses irgendwie in eine Zahl fassen zu können. Das ist historisch bedingt, da die Verkleinerung der Strukturen (allen voran den Transistoren) seit jeher der wichtigste Stellgröße für die Leistungsfähigkeit eines Chips war und immer noch ist: Je kleiner die Transistoren in meinem Schaltkreis, desto geringer deren Leistungsaufnahme und desto mehr Logik bekommt man auf die selbe Fläche. Die Grenzfrequenz steigt auch, das ist aber mittlerweile nicht mehr so wichtig. So ist es möglich, immer komplexere Schaltungen mit der selben elektrischen Leistung versorgen zu können - das Mooresche Gesetz lässt grüßen.

gRU?; cAPS
 
AW: IBM präsentiert Prozess zur 5nm-Fertigung mit GAAFETs

Intel sprach bei der "14 nm"-Generation von der feinsten damit herstellbaren Struktur. In Zeiten von zwei- und vierfach Belichtungen ist natürlich auch das eine sehr unpräzise Definition, die zugehörigen Mikroskopaufnahmen zeigten aber Finnenbreiten von gut 10 nm. Gatelängen betragen heutzutage ein Vielfaches des nominellen Nodes und auch die effektive Breite eines Transistors ist deutlich höher, da zumindest in Intels 14-nm-Prozess normalerweise zwei Finnen einen Transistor bilden (bei 22 nm waren es sogar drei). Besser lässt sich der Fortschritt am realen Flächenbedarf einer SRAM-Zelle abschätzen, leider wird diese nicht immer angegeben.
 
AW: IBM präsentiert Prozess zur 5nm-Fertigung mit GAAFETs

Intel sprach bei der "14 nm"-Generation von der feinsten damit herstellbaren Struktur. In Zeiten von zwei- und vierfach Belichtungen ist natürlich auch das eine sehr unpräzise Definition, die zugehörigen Mikroskopaufnahmen zeigten aber Finnenbreiten von gut 10 nm. Gatelängen betragen heutzutage ein Vielfaches des nominellen Nodes und auch die effektive Breite eines Transistors ist deutlich höher, da zumindest in Intels 14-nm-Prozess normalerweise zwei Finnen einen Transistor bilden (bei 22 nm waren es sogar drei). Besser lässt sich der Fortschritt am realen Flächenbedarf einer SRAM-Zelle abschätzen, leider wird diese nicht immer angegeben.

Also gehört ein REM in euer Labor damit ihr die vermessen könnt :devil:

Dann könnt ihr eine eigene Reihe von Technologieknotenpunkte angeben die
1. physikalisch korrekt ist und
2. wirklich genaue Abschätzungen zur Leistungsverbesserung durch bessere Fertigungen zulässt.

Hätte doch was. Wenn ich bloß die Zeit und das Geld hätte die Chips zu besorgen und abzuschleifen alle. Das REM hier bei uns auf der Arbeit könnte ich benutzen.
 
Zuletzt bearbeitet:
AW: IBM präsentiert Prozess zur 5nm-Fertigung mit GAAFETs

Also gehört ein REM in euer Labor damit ihr die vermessen könnt :devil:

Dann könnt ihr eine eigene Reihe von Technologieknotenpunkte angeben die
1. physikalisch korrekt ist und
2. wirklich genaue Abschätzungen zur Leistungsverbesserung durch bessere Fertigungen zulässt.

Hätte doch was. Wenn ich bloß die Zeit und das Geld hätte die Chips zu besorgen und abzuschleifen alle. Das REM hier bei uns auf der Arbeit könnte ich benutzen.
Und wie bekommst du die 8 Schichten Metallisierung + Isolation weg, ohne die Transistoren zu beschädigen? ;)
Ne, macht keinen Sinn, das nachzumessen. Schon alleine deswegen, weil der Endnutzer mit einer geringen Strukturbreite alleine gar nichts gewonnen hat. Er profiniert von den Vorteilen, die durch die Miniaturisierung entstehen - gerinerer Verbrauch, mehr Rechenleistung durch mehr Transistoren - aber nicht von der Strukturbreite an und für sich.
gRU?; cAPS
 
AW: IBM präsentiert Prozess zur 5nm-Fertigung mit GAAFETs

Also gehört ein REM in euer Labor damit ihr die vermessen könnt :devil:

Dann könnt ihr eine eigene Reihe von Technologieknotenpunkte angeben die
1. physikalisch korrekt ist und
2. wirklich genaue Abschätzungen zur Leistungsverbesserung durch bessere Fertigungen zulässt.

Hätte doch was. Wenn ich bloß die Zeit und das Geld hätte die Chips zu besorgen und abzuschleifen alle. Das REM hier bei uns auf der Arbeit könnte ich benutzen.

Wenn du nicht gerade am Launch-Tag vorpreschen möchtest, wären die Chips bezahlbar. Die gleiche Fertigung wird über kurz oder lang auch immer bei sehr günstigen Einsteigermodellen verwendet. Die Zeit für die Probenaufbereitung ist ein anderer Kapitel...
 
AW: IBM präsentiert Prozess zur 5nm-Fertigung mit GAAFETs

Und wie bekommst du die 8 Schichten Metallisierung + Isolation weg, ohne die Transistoren zu beschädigen? ;)
Ne, macht keinen Sinn, das nachzumessen. Schon alleine deswegen, weil der Endnutzer mit einer geringen Strukturbreite alleine gar nichts gewonnen hat. Er profiniert von den Vorteilen, die durch die Miniaturisierung entstehen - gerinerer Verbrauch, mehr Rechenleistung durch mehr Transistoren - aber nicht von der Strukturbreite an und für sich.
gRU?; cAPS

Ohne Beschädigung? Vermutlich gar nicht :D
 
Zurück